[發(fā)明專利]一種半導(dǎo)體結(jié)構(gòu)及其形成方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202210049521.0
• 申請(qǐng)日: 2022-01-17
• 公開（公告）號(hào): CN114400211A
• 公開（公告）日: 2022-04-26
• 發(fā)明（設(shè)計(jì)）人: 章恒嘉
• 申請(qǐng)（專利權(quán)）人: 長(zhǎng)鑫存儲(chǔ)技術(shù)有限公司
• 主分類號(hào): H01L23/38
• 分類號(hào): H01L23/38;H01L35/32;H01L35/34;G11B33/14
• 代理公司: 北京派特恩知識(shí)產(chǎn)權(quán)代理有限公司 11270
• 代理人: 王軍紅;張穎玲

本公開實(shí)施例公開了一種半導(dǎo)體結(jié)構(gòu)及其形成方法。所述半導(dǎo)體結(jié)構(gòu)包括：襯底；集成電路器件層，所述集成電路器件層位于所述襯底的上表面；溫度控制器件層，所述溫度控制器件層位于所述襯底的下表面，其中，所述溫度控制器件層包括帕爾貼效應(yīng)器件，所述帕爾貼效應(yīng)器件在接近所述下表面的一側(cè)形成吸熱端，并且在遠(yuǎn)離所述下表面的另一側(cè)形成放熱端。通過(guò)在襯底的下表面設(shè)置包括帕爾貼效應(yīng)器件的溫度控制器件層，利用帕爾貼效應(yīng)使溫度下降以改善集成電路器件層的散熱問(wèn)題。

技術(shù)領(lǐng)域

本公開涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)

隨著科技的進(jìn)步，集成電路器件不斷縮小，集成電路器件的散熱變得越來(lái)越困難，如何抑制集成電路器件散熱成為現(xiàn)階段亟需解決的技術(shù)問(wèn)題。

發(fā)明內(nèi)容

本公開實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)，包括：襯底，包括上表面和下表面；集成電路器件層，制備形成于所述襯底的上表面，且至少部分所述集成電路器件層位于所述襯底內(nèi)；溫度控制器件層，所述溫度控制器件層位于所述襯底的下方，其中，所述溫度控制器件層包括帕爾貼效應(yīng)器件，所述帕爾貼效應(yīng)器件在接近所述襯底下表面的一側(cè)形成吸熱端，并且在遠(yuǎn)離所述下表面的另一側(cè)形成放熱端。

在一些實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)還包括：多路選擇器，所述多路選擇器與所述溫度控制器件層電連接，所述多路選擇器被配置以分區(qū)域控制所述溫度控制器件層的啟用。

在一些實(shí)施例中，所述帕爾貼效應(yīng)器件包括：至少一個(gè)散熱單元，所述散熱單元包括第一摻雜區(qū)、第二摻雜區(qū)、第一金屬層、第二金屬層和第三金屬層；其中，所述第一摻雜區(qū)與所述第二摻雜區(qū)的摻雜類型相反；所述第一金屬層電連接所述第一摻雜區(qū)與所述第二摻雜區(qū)，且所述第一金屬層位于所述吸熱端；所述第二金屬層電連接所述第一摻雜區(qū)，所述第三金屬層電連接所述第二摻雜區(qū)，且所述第二金屬層與所述第三金屬層位于所述放熱端。

在一些實(shí)施例中，所述帕爾貼效應(yīng)器件包括多個(gè)散熱單元；所述半導(dǎo)體結(jié)構(gòu)還包括多個(gè)接觸件，所述接觸件貫穿溫度控制器件層；其中，所述多個(gè)散熱單元分散圍繞在所述接觸件的周圍。

在一些實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)還包括：多個(gè)接觸件，所述接觸件貫穿溫度控制器件層；其中，所述接觸件穿過(guò)散熱單元，且與第一摻雜區(qū)、第二摻雜區(qū)、第一金屬層、第二金屬層和第三金屬層不接觸。

在一些實(shí)施例中，所述溫度控制器件層包括多個(gè)帕爾貼效應(yīng)器件，所述多個(gè)帕爾貼效應(yīng)器件構(gòu)成多個(gè)帕爾貼陣列塊，每一所述帕爾貼陣列塊包括由多個(gè)帕爾貼效應(yīng)器件構(gòu)成的陣列；其中，每一所述帕爾貼陣列塊能夠被單獨(dú)控制。

在一些實(shí)施例中，所述帕爾貼陣列塊內(nèi)的多個(gè)帕爾貼效應(yīng)器件采用四方排布的排列方式或者六方排布的排列方式。

在一些實(shí)施例中，所述帕爾貼陣列塊內(nèi)的多個(gè)帕爾貼效應(yīng)器件采用外密內(nèi)疏的排列方式。

在一些實(shí)施例中，所述溫度控制器件層還包括：控制電路，所述控制電路位于多個(gè)所述帕爾貼陣列塊之間的間隔區(qū)域，且與每一所述帕爾貼陣列塊電連接。

在一些實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)還包括：所述集成電路器件層包括陣列排布的存儲(chǔ)庫(kù)組，所述存儲(chǔ)庫(kù)組包括陣列排布的存儲(chǔ)庫(kù)，所述存儲(chǔ)庫(kù)包括陣列排布的存儲(chǔ)塊；其中，每一帕爾貼陣列塊對(duì)應(yīng)設(shè)置在每一存儲(chǔ)庫(kù)組、每一存儲(chǔ)庫(kù)或者每一存儲(chǔ)塊的下方，且與每一存儲(chǔ)庫(kù)組、每一存儲(chǔ)庫(kù)或者每一存儲(chǔ)塊一一對(duì)應(yīng)。

在一些實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)還包括：散熱層，所述散熱層位于所述溫度控制器件層遠(yuǎn)離所述襯底下表面的一側(cè)，且與所述第二金屬層和所述第三金屬層相連。