[發明專利]伽羅華域乘法器及糾刪編解碼系統

有效

• 申請號: 202210039878.0
• 申請日: 2022-01-14
• 公開（公告）號: CN114063973B
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 張磊;王明明;王凜
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F7/523
• 分類號: G06F7/523
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 姚瑩麗

1.一種伽羅華域乘法器，其特征在于，包括基本運算單元組和循環處理單元組；

所述基本運算單元組包括串聯連接的起始運算單元、多個中間運算單元和終止運算單元，所述循環處理單元組包括多個串聯連接的循環處理單元；所述基本運算單元組包含的運算單元總數和所述循環處理單元包含的循環處理單元總數根據伽羅華域乘法器的輸入數據的數據位寬確定；

所述起始運算單元用于對第一輸入數據和目標生成元進行伽羅華域乘法運算，并將乘法計算結果輸出至下一個運算單元和相應的循環處理單元；各中間運算單元用于對接收到的數據和所述目標生成元進行伽羅華域乘法運算，并將乘法計算結果輸出至下一個運算單元和相應的循環處理單元；所述終止運算單元用于對接收到的數據和所述目標生成元進行伽羅華域乘法運算，并將乘法計算結果輸出至相應的循環處理單元；

所述循環處理單元組用于根據第二輸入數據、初始化數據和所述基本運算單元組輸出的伽羅華域乘法運算結果確定當前循環次數，并輸出最終計算結果；

其中，所述循環處理單元組的每個循環處理單元均包括寄存器、異或門和選擇器；所述寄存器分別與所述異或門和所述選擇器相連，所述異或門與所述選擇器相連；

所述寄存器用于存儲所屬循環處理單元接收到的原始數據以及用于進行時序對齊；所述原始數據為前一個循環處理單元輸出的前數據結果或初始化數據；

所述異或門用于對所屬循環處理單元對應的運算單元輸出的乘法計算結果與所述原始數據進行異或計算，并將異或計算結果輸出至所述選擇器中；

所述選擇器用于根據所述第二輸入數據的比特值從所述原始數據和所述異或計算結果中，選擇作為輸出結果的目標數據。

2.根據權利要求1所述的伽羅華域乘法器，其特征在于，所述循環處理單元組中包含的循環處理單元總數與所述伽羅華域乘法器的輸入數據的數據位寬值相同；所述第二輸入數據的每一個比特位數據對應一個循環處理單元。

3.根據權利要求2所述的伽羅華域乘法器，其特征在于，所述基本運算單元組中包含的運算單元總數為所述伽羅華域乘法器的輸入數據的數據位寬值和1的差值。

4.根據權利要求1所述的伽羅華域乘法器，其特征在于，所述寄存器為D類型觸發器。

5.一種糾刪編解碼系統，其特征在于，包括數據分發模塊、運算模塊和重定序模塊；

所述數據分發模塊用于將待糾刪數據進行數據分發，得到多行待計算數據；

所述運算模塊包括多個運算子模塊，每個運算子模塊用于對一行待計算數據進行乘累加計算；每個運算子模塊均包括加法器和多個如權利要求1至4任意一項所述伽羅華域乘法器；所述伽羅華域乘法器的總個數根據總線字節數確定；所述加法器用于對每個所述伽羅華域乘法器輸出的乘法計算結果進行累加操作；

所述重定序模塊用于按照分發順序將每個運算子模塊輸出的乘累加計算結果進行拼接處理。

6.根據權利要求5所述的糾刪編解碼系統，其特征在于，所述運算子模塊還包括PE控制器，所述PE控制器分別與所述加法器和各所述伽羅華域乘法器相連；

所述PE控制器用于根據乘累加計算總數，確定所述加法器的累加迭代次數和所述待糾刪數據的使用次數。

7.根據權利要求6所述的糾刪編解碼系統，其特征在于，所述運算子模塊還包括EC塊輸出單元；

所述EC塊輸出單元用于根據所述運算子模塊的運算狀態和所述重定序模塊的輸出狀態，控制所述運算子模塊的反壓和所述重定序模塊是否執行輸出操作。

8.根據權利要求5至7任意一項所述的糾刪編解碼系統，其特征在于，所述運算子模塊中包含的伽羅華域乘法器的總個數與總線字節數相同；所述運算模塊包含的伽羅華域乘法器的總個數為所述待糾刪數據的矩陣行數和所述總線字節數的乘積值。

9.根據權利要求8所述的糾刪編解碼系統，其特征在于，所述加法器為伽羅華域加法器。