[發明專利]一種新型單粒子加固觸發器電路

在審

• 申請號: 202210031220.5
• 申請日: 2022-01-12
• 公開（公告）號: CN114531145A
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 閆珍珍;韓鄭生;劉海南;楊婉婉;卜建輝;許婷;郭燕萍;王成成;趙發展;羅家俊
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H03K19/003
• 分類號: H03K19/003;H03K3/356
• 代理公司: 北京華沛德權律師事務所 11302
• 代理人: 馬苗苗

本發明公開了一種新型單粒子加固觸發器電路，包括：相互串聯的主級鎖存器以及從級鎖存器，主級鎖存器和/或從級鎖存器的反饋環中設置有至少一個延遲元件；延遲元件用于在所處的鎖存器的數據保持階段，當該鎖存器反饋環的第一節點受單粒子入射影響時，保持反饋環第二節點的電平不變，待電離輻射結束后恢復受單粒子入射影響的第一節點的電平。本申請通過簡單的結構改進，提供了一種生產成本低、占用面積小且具有較好的抗單粒子翻轉特性的觸發器電路。

技術領域

本發明涉及集成電路技術領域，尤其涉及一種新型單粒子加固觸發器電路。

背景技術

數字電路芯片在輻射環境中，外部入射的帶電粒子會引發電離輻射，在粒子的運動軌跡周圍產生一定數目的電子-空穴對。當沿粒子入射方向所淀積的電子空穴對足夠多時，由耗盡層收集到的電子空穴對所引起的電流會導致漏極電平的翻轉，形成單粒子翻轉。

傳統的加固方法為雙重互鎖(Dual Inter-locked Storage Cell，DICE)、保護門雙重互鎖結構(guard-gates DICE，GDICE)等，它們通過增加傳輸通道及存儲節點，并采用互鎖結構實現。其中，DICE相當于一個四節點存儲單元，數據由其中兩點寫入，另外兩點電平由反饋形成，最終形成四點互鎖結構。

但是，傳統加固方式由于增加存儲節點和互鎖結構，造成電路的晶體管數目的增加，增大面積開銷。同時由于增加互鎖結構，造成數據傳輸速度變慢。此外，當輻射能量較高或觸發器所采用的晶體管工藝尺寸較小時，傳統加固結構無法通過互鎖結構使電離輻射引起的節點電平得到恢復，從而發生單粒子翻轉。

發明內容

本申請實施例提供了一種新型單粒子加固觸發器電路，能夠基于簡單的結構改進，提供一種生產成本低、占用面積小且具有較好的抗單粒子翻轉特性的觸發器電路。

第一方面，本發明通過本發明的一實施例提供如下技術方案：

一種新型單粒子加固觸發器電路，其特征在于，包括：相互串聯的主級鎖存器以及從級鎖存器，所述主級鎖存器和/或所述從級鎖存器的反饋環中設置有至少一個延遲元件；所述延遲元件用于在所處的鎖存器的數據保持階段，當該鎖存器反饋環的第一節點受單粒子入射影響時，保持所述反饋環第二節點的電平不變，待電離輻射結束后恢復受單粒子入射影響的所述第一節點的電平。

優選地，所述延遲元件包括電阻以及門控開關，所述電阻與所述門控開關并聯，所述電阻以及所述門控開關的第一端作為所述延遲元件的輸入端，所述電阻以及所述門控開關的第二端作為所述延遲元件的輸出端；所述門控開關用于在所處的鎖存器的數據保持階段，進行斷開，當該鎖存器反饋環的第一節點受單粒子入射影響時，保持所述反饋環第二節點的電平不變，待電離輻射結束后恢復所述第一節點的電平。

優選地，所述延遲元件包括電容與門控開關，所述電容的一端與所述門控開關的一端串聯，所述門控開關的另一端作為所述延遲元件的輸入端與輸出端，所述電容的另一端接固定電平；所述門控開關用于在所處的鎖存器的數據保持階段，進行閉合，當該鎖存器反饋環的第一節點受單粒子入射影響時，利用延遲元件的負載特性保持所述反饋環第二節點的電平不變，待電離輻射結束后恢復所述第一節點的電平。

優選地，所述主級鎖存器的反饋環中設置有至少一個延遲元件，所述主級鎖存器包括第一反相器與第一時鐘門控元件；所述第一反相器與所述第一時鐘門控元件并聯，所述第一反相器的輸入端以及所述第一時鐘門控電路的輸出端作為所述主級鎖存器的輸入端，所述第一反相器的輸出端以及所述第一時鐘門控電路的輸入端作為所述主級鎖存器的輸出端；所述第一反相器所在的支路和/或所述第一時鐘門控元件所在的支路設置有所述延遲元件。

優選地，所述第一反相器以及所述第一時鐘門控元件所在的支路均設置有所述延遲元件，所述延遲元件包括：第一延遲元件與第二延遲元件，所述第一延遲元件設置在所述第一節點與所述第一反相器的輸入端之間，所述第二延遲元件設置在所述第二節點與所述第一時鐘門控元件的輸入端之間。