[發明專利]一種高線性度的自帶前饋網絡的逐次漸進量化器

在審

• 申請號: 202210029584.X
• 申請日: 2022-01-12
• 公開（公告）號: CN114531159A
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 周雄;張希婷
• 申請（專利權）人: 電子科技大學
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提出了一種高線性度的自帶前饋網絡的逐次漸進量化器，將前饋、求和、量化整合為一個模塊，應用于全前饋架構的delta?sigma調制器。電路主要包括Bootstrap開關電容陣列，Chopper電路，比較器，內置時序模塊，異步邏輯模塊。Bootstrap開關電容陣列用于實現前饋系數比例求和，求和衰減系數和SAR參考衰減系數一致，無源完成求和功能，不需要模擬加法器；使用Bootstrap開關明顯提升線性度。Chopper電路用來減小輸入信號的flicker noise和比較器的offset。內置時序模塊用來產生所需的內部非交疊時鐘及合理的時序以有效的完成不同相位信號的采樣及后續的量化。

技術領域

本發明屬于數據轉換技術領域，具體涉及一種應用于Delta-Sigma調制器的高線性度的自帶前饋網絡的逐次漸進量化器。

背景技術

自然界中的各種信號都是模擬信號，隨著電子信息技術的發展，用數字電路處理信號已經成為了主流，所以很多時候信息需要利用模數轉換器從模擬域轉換到數字域。在信息爆炸的時代，人們對信號處理的要求越來越高，隨著便攜化電子設備的出現，高精度低功耗成為了信號轉換器的主要發展方向。Delta-Sigma ADC被廣泛應用于高品質音頻，精密儀器儀表設備，傳感器接口，便攜式可穿戴設備等領域，Delta-Sigma調制器作為Delta-Sigma ADC的模擬部分，決定著ADC所Delta-Sigma能達到的精度。

Delta-Sigma調制器利用過采樣和噪聲整形技術，減小信號帶內的量化噪聲分量，提高ADC的轉換精度。當前Delta-Sigma調制器的結構主要有單環結構和MASH結構，常用的單環調制器結構有FB(反饋)和FF(前饋)，相比反饋結構，前饋結構更簡單，且由于前饋結構每級積分器的輸出都有一部分信號直接輸入到量化器，有效降低調制器中積分器的輸出擺幅，從而降低每級積分器中跨導放大器(OTA)的輸出擺幅、增益帶寬積、壓擺率等指標的要求，降低功耗。

Delta-Sigma調制器中量化器可分為單Bit量化器和多Bit量化器。增加量化器的比特數，可以減小最小量化步長，從而降低了量化噪聲，每增加1Bit，性能通?？梢蕴嵘?dB。

目前Delta-Sigma調制器中最常用的多Bit量化器主要是Flash ADC和SAR(逐次漸進型)ADC。SAR ADC以其電路結構簡單、低功耗的優點更受青睞。

發明內容

本發明實施例的目的在于提供一種高線性度的自帶前饋網絡的逐次漸進量化器，將前饋、求和、量化整合為一個模塊，以應用于全前饋架構的Delta-Sigma調制器，實現對Delta-Sigma調制器輸入信號和積分器前饋信號的求和及量化。

本發明提出一種高線性度的自帶前饋網絡的逐次漸進量化器，主要包括Bootstrap開關電容陣列，Chopper電路，比較器，內置時序模塊，邏輯模塊。

本發明中，利用Bootstrap開關對Delta-Sigma調制器輸入信號和積分器前饋信號進行采樣。因為CMOS開關受限于各種非線性誤差(隨導通電壓變化的導通電阻、時鐘饋通效應、溝道注入效應)，實際設計中很難達到較高的線性度。而Bootstrap(自舉型)開關可以實現極高的線性度，但時鐘饋通效應與溝道注入效應仍然會限制其可達到的線性度。本發明采用下極板采樣方式，并設計內部時序模塊產生內部非交疊時鐘，以消除時鐘饋通效應與溝道注入效應產生的非線性誤差?？傮w能夠明顯提升線性度。

本發明利用電容比例實現前饋系數的求和，求和衰減系數和SAR參考衰減系數一致，無源完成求和功能，不需要模擬加法器。求和結果輸入到Chopper電路，利用Chopper技術來減小Delta-Sigma調制器輸入信號的flicker noise和比較器的offset，從而提高Delta-Sigma調制器的低頻性能。Chopper的輸出與比較器的輸入相連。