[發明專利]半導體結構及其制造方法

在審

• 申請號: 202210021780.2
• 申請日: 2022-01-10
• 公開（公告）號: CN116471829A
• 公開（公告）日: 2023-07-21
• 發明（設計）人: 張魁
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00;G11C7/18;G11C8/14
• 代理公司: 北京派特恩知識產權代理有限公司 11270
• 代理人: 張競存;張穎玲

1.一種半導體結構，其特征在于，包括：

基底；

垂直設置在所述基底上的多個通道立柱，多個所述通道立柱呈陣列排布；

多條平行排列的位線，每條所述位線包裹一列所述通道立柱的下部；

多條平行排列的字線，每條所述字線包裹一行所述通道立柱的上部；所述字線與所述位線在同一投影面上相互垂直；

所述位線下方的所述通道立柱周圍、相鄰的所述位線之間、所述位線與所述字線之間的所述通道立柱周圍、相鄰的所述字線之間分別形成有絕緣材料層；至少一個所述絕緣材料層中有空隙。

2.根據權利要求1所述的半導體結構，其特征在于，所述通道立柱、所述位線、所述字線的表面均覆蓋有絕緣材料層；

所述字線上方的所述通道立柱周圍填充有與所述通道立柱平齊的封閉層。

3.根據權利要求1或2所述的半導體結構，其特征在于，所述通道立柱包括第一立柱體和第二立柱體；所述第二立柱體垂直設置于所述基底上，所述第一立柱體設置在所述第二立柱體的頂端。

4.根據權利要求3所述的半導體結構，其特征在于，所述字線設置在所述第一立柱體的中部；

所述位線設置在所述第一立柱體和所述第二立柱體的結合處；所述位線包裹在所述第一立柱體的底端周圍和所述第二立柱體的頂端周圍；所述第一立柱體被所述位線包圍部分的高度小于所述位線高度的一半。

5.根據權利要求4所述的半導體結構，其特征在于，所述第一立柱體與所述字線之間設置有柵極氧化層。

6.根據權利要求3所述的半導體結構，其特征在于，所述基底和所述第二立柱體的材質為P型半導體；所述第一立柱體的材質為N型半導體。

7.根據權利要求2所述的半導體結構，其特征在于，所述位線和所述字線的材質為金屬；所述封閉層的材質為絕緣氧化物。

8.一種半導體結構制造方法，其特征在于，包括：

在半導體襯底上形成陣列排布的多個通道立柱，所述通道立柱周圍形成凹槽；

形成第一絕緣層，所述第一絕緣層覆蓋所述凹槽的底部；

在所述第一絕緣層的上表面形成多條位線，每條所述位線包裹一列所述通道立柱的下部；

形成第二絕緣層，所述第二絕緣層填充所述位線之間的凹槽并覆蓋所述位線；

在所述第二絕緣層的上表面形成多條字線，每條所述字線包裹一行所述通道立柱的上部；

在至少一個隔離區中形成帶有空隙的絕緣材料層；所述隔離區包括：所述位線下方的所述通道立柱周圍、相鄰的所述位線之間、所述位線與所述字線之間的所述通道立柱周圍、相鄰的所述字線之間。

9.根據權利要求8所述的方法，其特征在于，所述在半導體襯底上形成陣列排布的多個通道立柱的步驟包括：

提供半導體襯底；

對所述半導體襯底注入離子，形成N型襯底與P型襯底的層疊結構；

在所述N型襯底表面形成立柱掩膜；

以所述立柱掩膜為掩膜，刻蝕所述N型襯底，形成第一柱體；其中，所述第一柱體的底部高于所述N型襯底的底部；

以所述立柱掩膜為掩膜，刻蝕所述N型襯底的剩余部分和部分P型襯底，形成第二柱體。

10.根據權利要求9所述的方法，其特征在于，所述形成第一絕緣層的步驟包括：

在所述第二柱體的周圍沉積絕緣材料；其中，所述第一絕緣層的頂部低于所述P型襯底的頂部。

11.根據權利要求10所述的方法，其特征在于，所述在所述第一絕緣層的上表面形成多條位線的步驟包括：

在所述第一絕緣層的上表面沉積位線材料層；其中，所述位線材料層的頂部高于所述P型襯底的頂部；

圖形化刻蝕所述位線材料層，形成條狀的位線。