[發明專利]半導體裝置

在審

• 申請號: 202210021032.4
• 申請日: 2022-01-10
• 公開（公告）號: CN115811307A
• 公開（公告）日: 2023-03-17
• 發明（設計）人: 加藤聰;有本秀夫
• 申請（專利權）人: 株式會社東芝;東芝電子元件及存儲裝置株式會社
• 主分類號: H03K17/284
• 分類號: H03K17/284;H03K17/687
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 房永峰

在實施方式的半導體裝置中，第一以及第二開關電路串聯連接在第一端子與第二端子之間。第三開關電路位于第一端子以及第一開關電路之間的第一節點與第一電阻元件之間。第四開關電路位于第一開關電路以及第二開關電路之間的第二節點與基準電源之間。控制電路將第一～第四開關電路切換為導通狀態或非導通狀態。第一、第三、第五、第七延遲電路位于第一～第四開關電路與控制電路之間，分別使將第一～第四開關電路從導通狀態向非導通狀態切換的第一、第二、第三、第四控制信號延遲。第二、第四、第六、第八延遲電路位于第一～第四開關電路與控制電路之間，分別使將第一～第四開關電路從非導通狀態向導通狀態切換的第一、第二、第三、第四控制信號延遲。

本申請以日本專利申請2021-150593號(申請日：2021年9月15日)為基礎申請來享受優先權。本申請通過參照該基礎申請而包括基礎申請的全部內容。

技術領域

實施方式涉及半導體裝置。

背景技術

高頻半導體開關電路在智能手機等無線通信終端中，被用于按無線信號的每個頻帶切換信號路線。通常，高頻半導體開關的開關電路由FET(Field Effect Transistor)構成，通過FET的導通/非導通(ON/OFF)來切換信號路線。

然而，高頻半導體開關電路在切換FET的ON/OFF時，存在著根據FET的動作定時而在開關切換中如開路或者短路那樣VSWR(電壓駐波比)變高、使電力效率惡化這一問題。

發明內容

實施方式提供對于無線信號VSWR低且電力效率良好的半導體裝置。

本實施方式涉及的半導體裝置具備輸入高頻信號的第一端子、和輸出高頻信號的第二端子。第一以及第二開關電路串聯連接在第一端子與第二端子之間。第三開關電路設置在第一端子以及第一開關電路之間的第一節點與第一電阻元件之間，經由該第一電阻元件與基準電源連接。第四開關電路連接在第一開關電路以及第二開關電路之間的第二節點與基準電源之間。控制電路將第一～第四開關電路切換為導通狀態或者非導通狀態。第一延遲電路設置在第一開關電路與控制電路之間。第一延遲電路在從控制電路向第一開關電路發送的第一控制信號將第一開關電路從導通狀態向非導通狀態切換時使該第一控制信號延遲。第二延遲電路設置在第一開關電路與控制電路之間。第二延遲電路在從控制電路向第一開關電路發送的第一控制信號將第一開關電路從非導通狀態向導通狀態切換時使該第一控制信號延遲。第三延遲電路設置在第二開關電路與控制電路之間。第三延遲電路在從控制電路向第二開關電路發送來的第二控制信號將第二開關電路從導通狀態向非導通狀態切換時使該第二控制信號延遲。第四延遲電路設置在第二開關電路與控制電路之間。第四延遲電路在從控制電路向第二開關電路發送的第二控制信號將第二開關電路從非導通狀態向導通狀態切換時使該第二控制信號延遲。第五延遲電路設置在第三開關電路與控制電路之間。第五延遲電路在從控制電路向第三開關電路發送來的第三控制信號將第三開關電路從導通狀態向非導通狀態切換時使該第三控制信號延遲。第六延遲電路設置在第三開關電路與控制電路之間。第六延遲電路在從控制電路向第三開關電路發送來的第三控制信號將第三開關電路從非導通狀態向導通狀態切換時使該第三控制信號延遲。第七延遲電路設置在第四開關電路與控制電路之間。第七延遲電路在從控制電路向第四開關電路發送來的第四控制信號將第四開關電路從導通狀態向非導通狀態切換時使該第四控制信號延遲。第八延遲電路設置在第四開關電路與控制電路之間。第八延遲電路在從控制電路向第四開關電路發送來的第四控制信號將第四開關電路從非導通狀態向導通狀態切換時使該第四控制信號延遲。

附圖說明

圖1是表示第一實施方式涉及的半導體開關電路的構成例的框圖。

圖2是表示第一實施方式涉及的半導體開關電路的動作的一個例子的圖。

圖3A～圖3D是表示使半導體開關電路從導通狀態向非導通狀態遷移時的樣子的概念圖。

圖4是表示第一實施方式涉及的半導體開關電路的動作的一個例子的圖。