[發明專利]半導體結構的形成方法

在審

• 申請號: 202210020924.2
• 申請日: 2022-01-10
• 公開（公告）號: CN116469760A
• 公開（公告）日: 2023-07-21
• 發明（設計）人: 馬姣
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L21/311
• 分類號: H01L21/311;H10B12/00;H10N97/00
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 高德志

1.一種半導體結構的形成方法，其特征在于，包括：

提供晶圓，所述晶圓包括中間區域和環繞所述中間區域的邊緣區域；

在所述晶圓的中間區域和邊緣區域上形成目標圖層；

在所述目標圖層上形成掩膜圖形層，且所述邊緣區域上的掩膜圖形層的厚度小于所述中間區域上的掩膜圖形層的厚度；

以所述掩膜圖形層為掩膜，刻蝕所述目標圖層，在所述中間區域和邊緣區域上的所述目標圖層中形成目標結構。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，所述目標圖層包括犧牲層和支撐層交替層疊形成的堆疊結構，所述掩膜層的形成過程為：在所述堆疊結構上形成掩膜材料層；通過化學機械研磨工藝研磨所述掩膜材料層，形成掩膜層，且在研磨的過程中，對所述邊緣區域上的掩膜材料層的研磨速率大于對中間區域上的掩膜材料層的研磨速率，使得所述形成的掩膜層在所述邊緣區域上的厚度小于在所述中間區域上的厚度；對所述掩膜層進行圖案化，形成掩膜圖形層。

3.如權利要求2所述的半導體結構的形成方法，其特征在于，所述在進行研磨的過程中，通過研磨頭夾持所述晶圓，將所述晶圓上的掩膜材料層貼向研磨墊，并通過所述研磨頭施加壓力，且所述研磨頭在所述研磨的過程中對所述晶圓的邊緣區域施加的壓力大于對所述晶圓的中間區域施加的壓力，從而使得對所述邊緣區域上的掩膜材料層的研磨速率大于對中間區域上的掩膜材料層的研磨速率。

4.如權利要求3所述的半導體結構的形成方法，其特征在于，所述研磨頭在所述研磨的過程中對所述晶圓的邊緣區域施加的壓力比對所述晶圓的中間區域施加的壓力大15％-35％。

5.如權利要求1所述的半導體結構的形成方法，其特征在于，所述邊緣區域為距離所述晶圓的邊緣距離為5-10mm的環狀區域。

6.如權利要求1所述的半導體結構的形成方法，其特征在于，所述邊緣區域上的掩膜圖形層的厚度比所述中間區域上的掩膜圖形層的厚度小0.5％-5％。

7.如權利要求1所述的半導體結構的形成方法，其特征在于，所述邊緣區域上的掩膜圖形層的厚度小于所述中間區域上的掩膜圖形層的厚度的數值范圍為3nm-10nm。

8.如權利要求1所述的半導體結構的形成方法，其特征在于，所述掩膜圖形層為單層或多層堆疊結構，所述掩膜圖形層和所述堆疊結構之間還具有刻蝕停止層。

9.如權利要求1所述的半導體結構的形成方法，其特征在于，所述掩膜圖形層的材料可以為多晶硅、無定型硅、無定型碳、氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅、摻硼的氧化硅、摻磷的氧化硅中的一種或幾種。

10.如權利要求1或8所述的半導體結構的形成方法，其特征在于，所述邊緣區域上掩膜圖形層的厚度從靠近中間區域到遠離中間區域的方向上逐漸減小。

11.如權利要求2所述的半導體結構的形成方法，其特征在于，所述目標結構包括形成在所述堆疊結構之間的若干電容孔，所述形成方法還包括：在所述電容孔的側壁和底面上形成下電極，去除所述下電極之間的犧牲層，形成空腔。

12.如權利要求11所述的形成方法，其特征在于，所述晶圓的中間區域和邊緣區域上還形成有底層介質層，所述中間區域和邊緣區域上的底層介質層中還形成有若干下電極接觸墊；在所述底層介質層上形成所述堆疊結構，所述若干電容孔的底部暴露出相應的下電極接觸墊如權利要求11所述的半導體結構的形成方法，其特征在于，還包括：在所述下電極的表面以及空腔的內壁表面形成電介質層；在所述電介質層的表面形成上電極層。

13.如權利要求2所述的半導體結構的形成方法，其特征在于，所述支撐層的材料與所述犧牲層的材料不相同。

14.如權利要求2所述的半導體結構的形成方法，其特征在于，所述支撐層和犧牲層的層數至少均為一層。