[發明專利]與執行列操作相關的存儲裝置

在審

• 申請號: 202210015251.1
• 申請日: 2022-01-07
• 公開（公告）號: CN115691588A
• 公開（公告）日: 2023-02-03
• 發明（設計）人: 金雄來
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 北京弘權知識產權代理有限公司 11363
• 代理人: 許偉群;李少丹

1.一種存儲裝置，包括：

外部信息輸入電路，其通過接收用于寫入操作的外部信息來生成用于所述寫入操作的突發模式信號和寫入命令脈沖；以及

寫入操作控制電路，其當基于所述突發模式信號執行第一突發模式時從所述寫入命令脈沖生成用于將內部數據存儲在單元陣列中的寫入控制脈沖，并且當基于所述突發模式信號執行第二突發模式時控制是否從所述寫入命令脈沖生成所述寫入控制脈沖。

2.根據權利要求1所述的存儲裝置，其中，所述外部信息輸入電路通過提取所述用于寫入操作的外部信息來生成用于設置突發模式的所述突發模式信號，所述用于寫入操作的外部信息包括關于所述突發模式的信息，并且所述突發模式包括所述第一突發模式和所述第二突發模式。

3.根據權利要求1所述的存儲裝置，其中，所述外部信息輸入電路在每次接收所述用于寫入操作的外部信息時生成所述寫入命令脈沖和所述突發模式信號，并且在所述第二突發模式中的所述用于寫入操作的外部信息以預設間隔連續發送。

4.根據權利要求1所述的存儲裝置，其中，當在所述第一突發模式中執行所述寫入操作時，所述寫入操作控制電路在從所述寫入命令脈沖被輸入到所述寫入操作控制電路的時間點起經過包括寫入延時的時段之后激活所述寫入控制脈沖。

5.根據權利要求1所述的存儲裝置，其中：

當在所述第二突發模式中執行第一寫入操作時，所述寫入操作控制電路阻止從所述寫入命令脈沖生成所述寫入控制脈沖，

當在所述第二突發模式中執行第二寫入操作時，所述寫入操作控制電路在從所述寫入命令脈沖被輸入到所述寫入操作控制電路的時間點起經過包括寫入延時的時段之后激活所述寫入控制脈沖，以及

所述第二突發模式中的所述第一寫入操作和所述第二寫入操作以預設間隔連續執行。

6.根據權利要求1所述的存儲裝置，其中，當在所述第一突發模式中執行所述寫入操作時，所述寫入操作控制電路在從所述寫入命令脈沖被輸入到所述寫入操作控制電路的時間點起經過包括寫入延時的時段之前激活用于輸出存儲在所述單元陣列中的所述內部數據的內部讀取控制脈沖。

7.根據權利要求6所述的存儲裝置，其中，當在所述第二突發模式中執行第一寫入操作和第二寫入操作時，所述寫入操作控制電路阻止從所述寫入命令脈沖生成所述內部讀取控制脈沖。

8.根據權利要求1所述的存儲裝置，還包括：

寫入地址鎖存電路，其基于寫入選通脈沖通過鎖存用于所述寫入操作的寫入地址來輸出列地址，

其中，所述寫入操作控制電路在每次執行所述寫入操作時基于所述寫入命令脈沖來激活所述寫入選通脈沖。

9.根據權利要求1所述的存儲裝置，其中，所述寫入操作控制電路包括：

寫入移位電路，其當執行所述寫入操作時通過將所述寫入命令脈沖移位包括寫入延時的時段來生成預寫入控制脈沖和寫入選通脈沖；

管道電路，其基于所述寫入命令脈沖來鎖存所述突發模式信號，并且基于所述寫入選通脈沖來輸出鎖存的所述突發模式信號作為寫入突發模式信號；以及

寫入控制脈沖生成電路，其當所述預寫入控制脈沖被輸入到所述寫入控制脈沖生成電路時，基于所述寫入突發模式信號來控制是否生成所述寫入控制脈沖。

10.根據權利要求9所述的存儲裝置，其中，所述寫入控制脈沖生成電路包括：

寫入掩蔽信號生成電路，其：當所述預寫入控制脈沖被輸入到所述寫入掩蔽信號生成電路時，基于用于所述第一突發模式的所述寫入突發模式信號來去激活寫入掩蔽信號；并且當所述預寫入控制脈沖被輸入到所述寫入掩蔽信號生成電路預設次數時，基于用于所述第二突發模式的所述寫入突發模式信號來激活所述寫入掩蔽信號；

內部脈沖生成電路，其基于所述寫入掩蔽信號來控制是否從所述預寫入控制脈沖生成內部脈沖；以及

脈沖寬度調整電路，其通過加寬所述內部脈沖的脈沖寬度來輸出所述寫入控制脈沖。