[發明專利]一種增強型N面GaN基p溝道器件及其制備方法

在審

• 申請號: 202210013551.6
• 申請日: 2022-01-06
• 公開（公告）號: CN114520145A
• 公開（公告）日: 2022-05-20
• 發明（設計）人: 侯斌;牛雪銳;王博麟;楊凌;武玫;張濛;王沖;馬曉華;郝躍
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L21/335
• 分類號: H01L21/335;H01L29/778
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 王萌

本發明公開了一種增強型N面GaN基p溝道器件及其制備方法，該方法包括：提供第一襯底；在第一襯底表面生長外延結構；在p?GaN層遠離AlGaN勢壘層一側的表面刻蝕第一凹槽，并沉積SiN層；在SiN層遠離p?GaN層一側的表面鍵合第二襯底；翻轉樣品后，刻蝕掉第一襯底、GaN緩沖層及GaN層，并在AlGaN勢壘層的第一預設區域、第二預設區域制作源、漏電極；在AlGaN勢壘層遠離第二襯底的一側表面刻蝕第二凹槽，并制作柵電極；在AlGaN勢壘層遠離第二襯底的一側表面生長SiN保護層，并在SiN保護層上光刻金屬互聯層開孔區后引出電極。該方法能夠改善空穴的遷移率，進而使制得的p溝道GaN器件的性能得以提升。

技術領域

本發明屬于半導體技術領域，具體涉及一種增強型N面GaN基p溝道器件及其制備方法。

背景技術

GaN材料具有優異的材料特性，如禁帶寬度大、電子飽和速度高、擊穿特性好、高溫穩定性好等，這使其非常適合應用于高頻功率器件和電力電子器件領域。然而，用于高頻范圍的HEMT器件的需求逐漸增加，使用Si基CMOS器件驅動GaN基器件帶來的嚴重寄生效應使得GaN器件的特性難以完全發揮出來。因此，GaN基CMOS器件開始被廣泛研究。

相關技術中，CMOS器件由增強型n溝道器件和p溝道器件構成，對于常規的Ga面GaN材料來說，用其制備的p溝器件需要在柵下沉積絕緣介質層以改善漏電情況。然而，在柵下沉積絕緣介質層，會為器件引入額外的氧化層固定電荷以及氧化層與GaN材料界面處的界面電荷，這些電荷的引入會帶來額外的散射問題，極大的影響載流子的遷移率，最終影響器件特性。

發明內容

為了解決現有技術中存在的上述問題，本發明提供了一種增強型N面GaN基p溝道器件及其制備方法。本發明要解決的技術問題通過以下技術方案實現：

第一方面，本發明提供一種增強型N面GaN基p溝道器件制備方法，包括：

提供第一襯底；

在所述第一襯底表面生長外延結構，所述外延結構包括依次生長于所述第一襯底表面的GaN緩沖層、GaN層、AlGaN勢壘層和p-GaN層；

在p-GaN層遠離AlGaN勢壘層一側的表面刻蝕第一凹槽，并沉積形成SiN層；

在SiN層遠離p-GaN層一側的表面鍵合形成第二襯底；

沿垂直于第一襯底所在平面的方向翻轉樣品后，依次刻蝕掉所述第一襯底、所述GaN緩沖層以及所述GaN層，并在所述AlGaN勢壘層的第一預設區域制作源電極、在所述AlGaN勢壘層的第二預設區域制作漏電極；

在AlGaN勢壘層遠離第二襯底的一側表面刻蝕形成第二凹槽，并制作柵電極；

在所述AlGaN勢壘層遠離第二襯底的一側表面生長SiN保護層，并在SiN保護層上光刻金屬互聯層開孔區后引出源電極、漏電極和柵電極，得到所述增強型N面GaN基p溝道器件。

在本發明的一個實施例中，所述在p-GaN層遠離AlGaN勢壘層一側的表面刻蝕第一凹槽，并沉積形成SiN層的步驟，包括：

在200℃下烘烤樣品，并在所述第一襯底表面滴取光刻膠后，利用勻膠機進行勻膠；

利用超純水沖洗所述樣品，并用氮氣吹干；

利用氯基電感耦合等離子體ICP，在p-GaN層遠離AlGaN勢壘層一側的表面刻蝕形成第一凹槽；

以N₂和SiH₄作為反應氣體，在第一襯底溫度為250℃、反應腔室壓力為600mTorr、射頻功率為20W的條件下，在p-GaN層遠離AlGaN勢壘層一側的表面沉積形成SiN層。

在本發明的一個實施例中，所述第一凹槽包括與所述第一襯底平行的第一表面；