[發(fā)明專利]存儲器系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202210008664.7
• 申請日: 2022-01-06
• 公開（公告）號: CN115705147A
• 公開（公告）日: 2023-02-17
• 發(fā)明（設(shè)計）人: 關(guān)川靜香
• 申請（專利權(quán)）人: 鎧俠股份有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 北京市中咨律師事務(wù)所 11247
• 代理人: 萬利軍;段承恩

本發(fā)明的一個實施方式提供能夠適當?shù)乜刂茖Ψ且资源鎯ζ鞯脑L問的存儲器系統(tǒng)。存儲器系統(tǒng)具備非易失性存儲器和控制器。非易失性存儲器至少包括存儲器芯片。控制器電連接于非易失性存儲器，在向非易失性存儲器發(fā)送包括第1指示和第2指示的序列的情況下，當非易失性存儲器滿足條件時，向非易失性存儲器發(fā)送第1指示，在經(jīng)過了第1期間之后，向非易失性存儲器發(fā)送第2指示，在非易失性存儲器不滿足條件的情況下，向非易失性存儲器發(fā)送第1指示，在經(jīng)過了與第1期間不同的第2期間之后，向非易失性存儲器發(fā)送第2指示。

本申請享受以日本特許申請2021－129985號(申請日：2021年8月6日)為基礎(chǔ)申請的優(yōu)先權(quán)。本申請通過參照該基礎(chǔ)申請而包含基礎(chǔ)申請的全部內(nèi)容。

技術(shù)領(lǐng)域

本實施方式涉及存儲器系統(tǒng)。

背景技術(shù)

在包括存儲器控制器和非易失性存儲器的存儲器系統(tǒng)中，有時非易失性存儲器包括接口芯片。存儲器控制器對非易失性存儲器進行訪問所需要的時間根據(jù)非易失性存儲器是否包括接口芯片而變動。

發(fā)明內(nèi)容

本發(fā)明的一個實施方式的目的在于提供能夠適當?shù)乜刂茖Ψ且资源鎯ζ鞯脑L問的存儲器系統(tǒng)。

根據(jù)一個實施方式，存儲器系統(tǒng)具備非易失性存儲器和控制器。非易失性存儲器至少包括存儲器芯片。控制器電連接于非易失性存儲器，在向所述非易失性存儲器發(fā)送包括第1指示和第2指示的序列的情況下，當非易失性存儲器滿足條件時，向非易失性存儲器發(fā)送第1指示，在經(jīng)過第1期間之后，向非易失性存儲器發(fā)送第2指示，在非易失性存儲器不滿足條件的情況下，向非易失性存儲器發(fā)送第1指示，在經(jīng)過與第1期間不同的第2期間之后，向非易失性存儲器發(fā)送第2指示。

附圖說明

圖1是表示本實施方式涉及的存儲器系統(tǒng)的構(gòu)成的一個例子的圖。

圖2A是表示本實施方式涉及的包括接口芯片的NAND封裝體的構(gòu)成的一個例子的圖。

圖2B是表示本實施方式涉及的不包括接口芯片的NAND封裝體的構(gòu)成的一個例子的圖。

圖3是表示本實施方式涉及的存儲器芯片的構(gòu)成例的圖。

圖4是表示本實施方式涉及的存儲單元陣列的構(gòu)成的一個例子的圖。

圖5是表示本實施方式的讀動作時在NAND控制器與NAND封裝體之間收發(fā)的信號的一個例子的時序圖。

圖6是表示本實施方式涉及的取得NAND封裝體的狀態(tài)的處理的步驟的流程圖。

圖7是表示本實施方式涉及的讀動作的數(shù)據(jù)輸出處理的步驟的流程圖。

圖8是表示本實施方式涉及的命令信息的生成處理的步驟的流程圖。

圖9是表示變形例涉及的讀動作的數(shù)據(jù)輸出處理的步驟的流程圖。

圖10是本實施方式涉及的狀態(tài)讀的時序圖。

圖11是表示本實施方式的讀動作時在NAND控制器與NAND封裝體之間收發(fā)的信號的一個例子的時序圖。

圖12是表示本實施方式的寫動作時在NAND控制器與NAND封裝體之間收發(fā)的信號的一個例子的時序圖。

標號說明

1存儲器系統(tǒng)、2主機、10存儲器控制器、11 CPU、12主機I/F控制器、13RAM、14 NAND控制器、20 NAND存儲器、21 NAND封裝體、141寄存器、142命令定序器、143定時器、144 NANDI/F。

具體實施方式

以下參照附圖對實施方式涉及的存儲器系統(tǒng)進行詳細的說明。下述實施方式中的構(gòu)成要素包括本領(lǐng)域技術(shù)人員能夠容易地想到的構(gòu)成要素或者實質(zhì)上相同的構(gòu)成要素。并不是通過該實施方式限定本發(fā)明。