[發明專利]一種屏蔽柵MOSFET器件及其制作方法

在審

• 申請號: 202210008434.0
• 申請日: 2022-01-06
• 公開（公告）號: CN114496755A
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 顏樹范
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336;H01L29/78;G03F7/42
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 黎偉

本申請公開了一種屏蔽柵MOSFET器件及其制作方法，屬于半導體器件及制造領域。該方法包括：在屏蔽柵厚介質層形成后，通過等高度的光刻膠形成出屏蔽柵多晶硅生成區域，光刻膠去除后其位置淀積形成屏蔽柵多晶硅，同時，屏蔽柵厚介質層上方緊貼溝槽側壁處淀積形成柵多晶硅，從而在不增加光刻過程情況下一步淀積完成屏蔽柵多晶硅和柵多晶硅，減少了多晶硅的淀積次數，以解決相關技術中光刻次數較多帶來的成本問題；此外，新結構與新工藝下，減少了屏蔽柵多晶硅和柵多晶硅這兩層多晶硅之間的交疊電容，進而降低了輸入電容。

技術領域

本申請涉及半導體器件及制造領域，具體涉及一種屏蔽柵MOSFET器件及其制作方法。

背景技術

隨著電子消費產品需求的增長，MOSFET的需求越來越大，例如驅動件、電子通訊設備、功率器件等等應用方面。MOSFET器件通過柵極電壓控制漏極電流，具有驅動功率小、驅動電流小、輸入阻抗高、開關速度快和熱穩定性好等特性，被廣泛應用。

在相關技術中，關于MOSFET器件的設計和制作方法一直在持續的改進，隨著市場競爭的激烈程度增加，對成本控制的要求也越來越高，如何在不降低器件性能的情況下，降低制造成本也是目前重要的研究方向。

對于控制制造成本，其主要的一個方向即與光刻次數相關，多晶硅淀積使用到光刻板實現，且在相關技術中，多晶硅淀積次數多次，則需要增加光刻板的使用次數。

發明內容

本申請提供了一種屏蔽柵MOSFET器件及其制作方法，可以解決相關技術中光刻次數較多帶來的成本問題。

一方面，本申請實施例提供了一種屏蔽柵MOSFET器件的制作方法，包括：

提供刻蝕有溝槽的襯底，在所述溝槽的內壁及底部沉積屏蔽柵厚介質層；

在所述溝槽內填充光刻膠并從上方開始去除部分厚度的光刻膠，所述溝槽中，剩余厚度的光刻膠的頂部低于所述屏蔽柵厚介質層的頂部；

沿所述溝槽側壁刻蝕所述屏蔽柵厚介質層至頂部與所述剩余厚度的光刻膠的頂部齊平；

將所述襯底上方的硬質掩膜層以及所述溝槽內所述剩余厚度的光刻膠去除；

在所述屏蔽柵厚介質層上方且所述溝槽內壁形成柵介質層；

通過一步淀積同時形成多晶硅形成柵多晶硅和屏蔽柵多晶硅，其中，所述柵多晶硅形成于所述屏蔽柵厚介質層上方，所述屏蔽柵多晶硅形成于所述屏蔽柵厚介質層溝槽內；

在所述柵介質層兩側形成阱，并在所述阱上方形成源極；

在所述源極、所述阱、所述柵多晶硅和所述屏蔽柵多晶硅的上表面沉積接觸孔介質層；

刻蝕所述接觸孔介質層，使得所述阱、所述柵多晶硅和所述屏蔽柵多晶硅上方形成接觸孔；

在所述襯底的背面形成背面金屬，并在所述接觸孔中填充正面金屬。

可選的，所述通過一步淀積同時形成多晶硅形成柵多晶硅4和屏蔽柵多晶硅10，包括：

在所述溝槽101內部及所述襯底1頂部淀積多晶硅301，其中，所述屏蔽柵厚介質層2上方平坦處及所述襯底1頂部形成薄層多晶硅，所述屏蔽柵厚介質層2溝槽內及貼近所述柵介質層3側壁處形成厚層多晶硅；

對所述多晶硅301進行刻蝕，留有所述柵多晶硅4以及所述屏蔽柵多晶硅10，所述屏蔽柵多晶硅(10)上方無所述柵多晶硅(4)。

可選的，所述對所述多晶硅301進行刻蝕，包括：

對所述屏蔽柵厚介質層2上方平坦處及所述襯底1頂部形成的薄層多晶硅刻蝕，留有所述屏蔽柵厚介質層2上方的柵多晶硅4以及所述屏蔽柵厚介質層2溝槽內的屏蔽柵多晶硅10。