[發(fā)明專利]相變存儲器裝置、系統(tǒng)及其操作方法

在審

• 申請?zhí)枺?/td>: 202180002652.7
• 申請日: 2021-06-30
• 公開（公告）號: CN113678203A
• 公開（公告）日: 2021-11-19
• 發(fā)明（設(shè)計）人: 潘緒文
• 申請（專利權(quán)）人: 長江存儲科技有限責(zé)任公司
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 北京永新同創(chuàng)知識產(chǎn)權(quán)代理有限公司 11376
• 代理人: 林錦輝;劉景峰

1.一種存儲器裝置，包括：

位線；

多個存儲器單元，與所述位線耦接，所述多個存儲器單元中的每一個存儲器單元包括N個相變存儲器(PCM)元件和N個選擇器，其中，N是大于1的正整數(shù)，其中，所述N個選擇器中的每一個選擇器與所述N個PCM元件中的相應(yīng)一個PCM元件耦接；以及

N條字線，其中，所述N條字線中的每一條字線與所述N個選擇器中的相應(yīng)一個選擇器耦接。

2.根據(jù)權(quán)利要求1所述的存儲器裝置，還包括：

多個比較器電路，所述多個比較器電路中的每一個比較器電路與所述N條字線中的兩條字線耦接，使得所述多個比較器電路中的每一個比較器電路被配置為比較從所述N條字線接收的N個信號中的每兩個信號，并且輸出一位的每個比較結(jié)果。

3.根據(jù)權(quán)利要求2所述的存儲器裝置，其中，所述N個信號中的每一個信號包括電壓信號，并且所述多個比較器電路中的每一個比較器電路包括運算放大器(op-amp)比較器電路或電壓比較器電路。

4.根據(jù)權(quán)利要求1-3中任一項所述的存儲器裝置，還包括：

形成在相應(yīng)的N個PCM元件上的多個頂部電極。

5.根據(jù)權(quán)利要求1-4中任一項所述的存儲器裝置，其中，所述多個頂部電極中的每一個頂部電極形成在所述位線與所述N個PCM元件中的相應(yīng)一個PCM元件之間，并且

多個底部電極，其中，所述多個底部電極中的每一個底部電極形成在所述N條字線中的相應(yīng)一條字線與所述N個選擇器中的相應(yīng)一個選擇器之間。

6.根據(jù)權(quán)利要求1-5中任一項所述的存儲器裝置，還包括：

多個靜態(tài)隨機(jī)存取存儲器(SRAM)，其中，所述多個SRAM中的每一個SRAM耦接在所述N條字線中的每兩條字線之間。

7.根據(jù)權(quán)利要求6所述的存儲器裝置，其中：

所述多個SRAM中的每一個SRAM包括一對交叉耦合的反相器和一對傳輸門晶體管，所述一對傳輸門晶體管被配置為允許能夠由所述N條字線中的每兩條字線訪問所述一對交叉耦合的反相器。

8.根據(jù)權(quán)利要求1-7中任一項所述的存儲器裝置，其中，N是2。

9.一種存儲器裝置，包括：

位線；

多個存儲器單元，與所述位線耦接，所述多個存儲器單元中的每一個存儲器單元包括公共相變存儲器(PCM)元件和與所述公共PCM元件耦接的兩個選擇器；以及

兩條字線，其中，所述兩條字線中的每一條字線與所述兩個選擇器中的每一個選擇器耦接。

10.根據(jù)權(quán)利要求9所述的存儲器裝置，還包括：

形成在所述公共PCM元件上的公共頂部電極。

11.一種系統(tǒng)，包括：

存儲器裝置，包括：

位線；

多個存儲器單元，與所述位線耦接，所述多個存儲器單元中的每一個存儲器單元包括N個相變存儲器(PCM)元件和N個選擇器，其中，N是大于1的正整數(shù)，其中，所述N個選擇器中的每一個選擇器與所述N個PCM元件中的相應(yīng)一個PCM元件耦接；以及

N條字線，其中，所述N條字線中的每一條字線與所述N個選擇器中的相應(yīng)一個選擇器耦接，以及

存儲器控制器，耦接到所述存儲器裝置且被配置為通過所述位線和所述N條字線控制所述多個存儲器單元。

12.根據(jù)權(quán)利要求11所述的系統(tǒng)，還包括：

多個比較器電路，其中，所述多個比較器電路中的每一個比較器電路與所述N條字線中的每一條字線耦接，使得所述多個比較器電路中的每一個比較器電路被配置為比較從所述N條字線中的每兩條字線接收的N個信號中的每兩個信號，并且輸出一位的每個比較結(jié)果，其中，所述多個比較器電路包括在所述存儲器裝置或所述存儲器控制器中。