[發(fā)明專利]電磁干擾屏蔽封裝結(jié)構(gòu)及其制造方法

在審

• 申請?zhí)枺?/td>: 202180001890.6
• 申請日: 2021-06-08
• 公開（公告）號: CN113508464A
• 公開（公告）日: 2021-10-15
• 發(fā)明（設(shè)計(jì)）人: 陳鵬;周厚德
• 申請（專利權(quán)）人: 長江存儲(chǔ)科技有限責(zé)任公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L21/56;H01L23/31;H01L23/552
• 代理公司: 北京永新同創(chuàng)知識(shí)產(chǎn)權(quán)代理有限公司 11376
• 代理人: 林錦輝;劉景峰

1.一種半導(dǎo)體結(jié)構(gòu)，包括：

第一管芯/管芯堆疊體，其附著在襯底上；

導(dǎo)電頂部塊，其覆蓋所述第一管芯/管芯堆疊體的頂表面；以及

多條接地線，其將所述導(dǎo)電頂部塊導(dǎo)電地連接到所述襯底；

其中，所述導(dǎo)電頂部塊、所述多條接地線和所述襯底形成法拉第籠，以提供所述第一管芯/管芯堆疊體的電磁干擾屏蔽。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述多條接地線圍繞所述第一管芯/管芯堆疊體。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，在基本上平行于所述襯底的主表面的平面中，所述導(dǎo)電頂部塊的尺寸大于所述第一管芯/管芯堆疊體的尺寸，使得所述第一管芯/管芯堆疊體的所述頂表面完全被所述導(dǎo)電頂部塊覆蓋。

4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包括：

模制化合物層，其在所述襯底上并覆蓋所述導(dǎo)電頂部塊和所述多條接地線；以及

多個(gè)焊球，其附著到所述襯底的底表面。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述導(dǎo)電頂部塊包括：

厚度在約20μm和約100μm之間的導(dǎo)電板；

絕緣層，其覆蓋所述導(dǎo)電板的頂表面；以及

多個(gè)鍵合焊盤，其嵌入在所述絕緣層中并與所述導(dǎo)電板電接觸。

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其中，所述導(dǎo)電板是金屬板或摻雜有金屬或金屬氧化物的導(dǎo)電聚合物板。

7.根據(jù)權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)，其中，所述多個(gè)鍵合焊盤定位為與所述導(dǎo)電頂部塊的所有邊緣相鄰，并且具有在約0.5μm和約1μm之間的厚度，以及具有在約50μm和約5mm之間的鍵合焊盤間距。

8.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述導(dǎo)電頂部塊包括：

導(dǎo)電膜，其在硅晶圓的頂表面上，其中，所述導(dǎo)電膜的厚度在從約1μm至約20μm的范圍內(nèi)；

絕緣層，其覆蓋所述導(dǎo)電膜的頂表面；以及

多個(gè)鍵合焊盤，其嵌入在所述絕緣層中并與所述導(dǎo)電膜電接觸。

9.根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)，其中，所述導(dǎo)電膜是金屬膜或?qū)щ娔ぁ?/p>

10.根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)，其中，所述多個(gè)鍵合焊盤定位為與所述導(dǎo)電頂部塊的所有邊緣相鄰，并且具有在約0.5μm和約1μm之間的厚度，以及具有在約50μm和約5mm之間的鍵合焊盤間距。

11.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中：

所述第一管芯/管芯堆疊體通過第一粘合膜附著到所述襯底；

所述導(dǎo)電頂部塊通過不同于所述第一粘合膜的第二粘合膜附著到所述第一管芯/管芯堆疊體的所述頂表面。

12.根據(jù)權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)，其中：

所述第一粘合膜是管芯附著膜；以及

所述第二粘合膜是被所述管芯/管芯堆疊體的多條信號線穿透的覆線膜。

13.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，還包括沒有電磁干擾保護(hù)的第二管芯/管芯堆疊體。

14.根據(jù)權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第二管芯/管芯堆疊體在橫向方向上位于所述第一管芯/管芯堆疊體的一側(cè)上。

15.根據(jù)權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第二管芯/管芯堆疊體包括三維NAND閃存器件，并且所述第一管芯/管芯堆疊體包括用于控制所述三維NAND閃存器件的存儲(chǔ)器控制器。

16.根據(jù)權(quán)利要求13所述的半導(dǎo)體結(jié)構(gòu)，其中，所述第二管芯/管芯堆疊體位于所述導(dǎo)電頂部塊的頂表面上。