[發(fā)明專利]三維存儲器件及其形成方法

在審

• 申請?zhí)枺?/td>: 202180001832.3
• 申請日: 2021-05-28
• 公開（公告）號: CN113454781A
• 公開（公告）日: 2021-09-28
• 發(fā)明（設(shè)計）人: 楊遠(yuǎn)程;劉磊;周文犀
• 申請（專利權(quán)）人: 長江存儲科技有限責(zé)任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/11582
• 代理公司: 北京永新同創(chuàng)知識產(chǎn)權(quán)代理有限公司 11376
• 代理人: 林錦輝;劉景峰

一種三維(3D)存儲器件包括摻雜半導(dǎo)體層、堆疊結(jié)構(gòu)和溝道結(jié)構(gòu)。堆疊結(jié)構(gòu)包括形成在摻雜半導(dǎo)體層上的交錯的導(dǎo)電層和電介質(zhì)層。導(dǎo)電層包括多條字線和漏極選擇柵極線。溝道結(jié)構(gòu)沿第一方向延伸穿過堆疊結(jié)構(gòu)并與摻雜半導(dǎo)體層接觸。溝道結(jié)構(gòu)包括半導(dǎo)體溝道和半導(dǎo)體溝道之上的存儲膜。漏極選擇柵極線與半導(dǎo)體溝道直接接觸，并且多條字線中的每一條與存儲膜直接接觸，并且漏極選擇柵極線和多條字線包括相同的材料。

背景技術(shù)

本公開涉及存儲器件和用于形成存儲器件的方法，更具體地，涉及三維(3D)存儲器件和用于形成3D存儲器件的方法。

通過改進(jìn)工藝技術(shù)、電路設(shè)計、編程算法和制造工藝，諸如存儲單元的平面半導(dǎo)體器件被縮放到更小的尺寸。然而，隨著半導(dǎo)體器件的特征尺寸接近下限，平面工藝和制造技術(shù)變得具有挑戰(zhàn)性且成本高。3D半導(dǎo)體器件架構(gòu)可以解決一些平面半導(dǎo)體器件(例如閃存器件)中的密度限制。

3D半導(dǎo)體器件可以通過堆疊半導(dǎo)體晶片或管芯并將它們垂直互連來形成，使得所得結(jié)構(gòu)充當(dāng)單個器件，從而與常規(guī)平面工藝相比，以降低的功率和更小的占用面積實(shí)現(xiàn)了性能改進(jìn)。在用于堆疊半導(dǎo)體襯底的各種技術(shù)中，諸如混合鍵合之類的鍵合因其形成高密度互連的能力而被認(rèn)為是有前途的技術(shù)之一。

發(fā)明內(nèi)容

在一方面，公開了一種3D存儲器件。3D存儲器件包括摻雜半導(dǎo)體層、堆疊結(jié)構(gòu)和溝道結(jié)構(gòu)。堆疊結(jié)構(gòu)包括形成在摻雜半導(dǎo)體層上的交錯的導(dǎo)電層和電介質(zhì)層。導(dǎo)電層包括多條字線和漏極選擇柵極線。溝道結(jié)構(gòu)沿第一方向延伸穿過堆疊結(jié)構(gòu)并與摻雜半導(dǎo)體層接觸。溝道結(jié)構(gòu)包括半導(dǎo)體溝道和半導(dǎo)體溝道之上的存儲膜。漏極選擇柵極線與半導(dǎo)體溝道直接接觸，多條字線中的每一條與存儲膜直接接觸，并且漏極選擇柵極線和多條字線包括相同的材料。

在另一方面，公開了一種3D存儲器件。3D存儲器件包括摻雜半導(dǎo)體層、堆疊結(jié)構(gòu)和溝道結(jié)構(gòu)。堆疊結(jié)構(gòu)包括形成在摻雜半導(dǎo)體層上的交錯的導(dǎo)電層和電介質(zhì)層。導(dǎo)電層包括多條字線和源極選擇柵極線。溝道結(jié)構(gòu)沿第一方向延伸穿過堆疊結(jié)構(gòu)并與摻雜半導(dǎo)體層接觸。溝道結(jié)構(gòu)包括半導(dǎo)體溝道和半導(dǎo)體溝道之上的存儲膜。源極選擇柵極線與半導(dǎo)體溝道直接接觸，多條字線中的每一條與存儲膜直接接觸，并且源極選擇柵極線和多條字線包括相同的材料。

在另一方面，公開了一種系統(tǒng)。該系統(tǒng)包括被配置為存儲數(shù)據(jù)的3D存儲器件和存儲控制器。3D存儲器件包括摻雜半導(dǎo)體層、堆疊結(jié)構(gòu)和溝道結(jié)構(gòu)。堆疊結(jié)構(gòu)包括形成在摻雜半導(dǎo)體層上的交錯的導(dǎo)電層和電介質(zhì)層。導(dǎo)電層包括多條字線和漏極選擇柵極線。溝道結(jié)構(gòu)沿第一方向延伸穿過堆疊結(jié)構(gòu)并與摻雜半導(dǎo)體層接觸。溝道結(jié)構(gòu)包括半導(dǎo)體溝道和半導(dǎo)體溝道之上的存儲膜。漏極選擇柵極線與半導(dǎo)體溝道直接接觸，多條字線中的每一條與存儲膜直接接觸，并且漏極選擇柵極線和多條字線包括相同的材料。存儲控制器耦合至3D存儲器件并被配置為通過漏極選擇柵極線控制溝道結(jié)構(gòu)的操作。

在又一方面，公開了一種系統(tǒng)。該系統(tǒng)包括被配置為存儲數(shù)據(jù)的3D存儲器件和存儲控制器。3D存儲器件包括摻雜半導(dǎo)體層、堆疊結(jié)構(gòu)和溝道結(jié)構(gòu)。堆疊結(jié)構(gòu)包括形成在摻雜半導(dǎo)體層上的交錯的導(dǎo)電層和電介質(zhì)層。導(dǎo)電層包括多條字線和源極選擇柵極線。溝道結(jié)構(gòu)沿第一方向延伸穿過堆疊結(jié)構(gòu)并與摻雜半導(dǎo)體層接觸。溝道結(jié)構(gòu)包括半導(dǎo)體溝道和半導(dǎo)體溝道之上的存儲膜。源極選擇柵極線與半導(dǎo)體溝道直接接觸，多條字線中的每一條與存儲膜直接接觸，并且源極選擇柵極線和多條字線包括相同的材料。存儲控制器耦合至3D存儲器件并被配置為通過源極選擇柵極線控制溝道結(jié)構(gòu)的操作。