[實用新型]一種多芯片三維堆疊扇出型封裝結構

有效

• 申請號: 202121230412.6
• 申請日: 2021-06-03
• 公開（公告）號: CN214848591U
• 公開（公告）日: 2021-11-23
• 發明（設計）人: 胡正勛;梁新夫;郭洪巖;劉爽;潘波;邵婷婷
• 申請（專利權）人: 長電集成電路（紹興）有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L25/07;H01L23/498;H01L21/50
• 代理公司: 南京經緯專利商標代理有限公司 32200
• 代理人: 趙華

本實用新型公開了一種多芯片三維堆疊扇出型封裝結構，屬于芯片封裝技術領域。其自下而上依次包括再布線金屬層Ⅰ（10）、第一封裝體、再布線金屬層Ⅱ（40）和第二封裝體，所述第二封裝體設置在第一封裝體的上方，并第二封裝體與第一封裝體通過再布線金屬層Ⅰ（10）、再布線金屬層Ⅱ（40）進行信號連接。本實用新型彌補了已有封裝結構的不足，適用于超高密度多芯片互聯，生產成本更低，更易實現生產。

技術領域

本實用新型涉及一種多芯片三維堆疊扇出型封裝結構，屬于芯片封裝技術領域。

背景技術

扇出型封裝目前為晶圓級先進封裝方法之一，能夠讓多顆芯片通過RDLs與單個的封裝部件連接，廣泛適用于互聯網、射頻(RF)、智能手機和無線多媒體多個領域。與傳統封裝技術相比，FOWLP具有多個優勢：更高的性能、更短的互連路徑導致更少信號延遲、更低的功耗。然而對于多顆芯片密集封裝，扇出后的面積過大，封裝密度不足，無法應用于超高密度多芯片模組。

發明內容

承上所述，為了彌補已有封裝結構的不足，本實用新型提出了一種多芯片三維堆疊扇出型封裝結構，其適用于超高密度多芯片互聯，生產成本更低，更易實現生產。

本實用新型的目的是這樣實現的：

本實用新型一種多芯片三維堆疊扇出型封裝結構，其自下而上依次包括再布線金屬層Ⅰ、第一封裝體、再布線金屬層Ⅱ和第二封裝體，所述第二封裝體設置在第一封裝體的上方，并第二封裝體與第一封裝體通過再布線金屬層Ⅰ、再布線金屬層Ⅱ進行信號連接；

再布線金屬層Ⅰ的一面設置焊盤Ⅰ和焊盤Ⅱ、另一面設置焊盤Ⅲ，焊盤Ⅱ為芯片Ⅰ封裝體預留，焊盤Ⅰ設置在焊盤Ⅱ的周圍，在焊盤Ⅲ設置球柵極陣列焊球，所述第一封裝體包括若干個芯片Ⅰ封裝體、若干個互聯金屬柱和塑封料Ⅰ，所述芯片Ⅰ封裝體倒裝在再布線金屬層Ⅰ的上方，與其焊盤Ⅱ連接，并呈水平排布，互聯金屬柱設置在芯片Ⅰ封裝體的四周；

所述芯片Ⅰ封裝體包括芯片Ⅰ、芯片絕緣層Ⅰ和金屬凸塊Ⅰ，芯片絕緣層Ⅰ設置在芯片Ⅰ的正面，芯片絕緣層Ⅰ的開口露出芯片Ⅰ的金屬電極，金屬凸塊Ⅰ通過芯片絕緣層Ⅰ的開口與芯片Ⅰ的金屬電極連接，芯片Ⅰ封裝體通過背面粘接劑Ⅰ與其上方的再布線金屬層Ⅱ連接；

所述互聯金屬柱設置在芯片Ⅰ封裝體的周圍，互聯金屬柱的底部與再布線金屬層Ⅰ的焊盤Ⅰ連接；

塑封料Ⅰ填充芯片Ⅰ封裝體、互聯金屬柱的間隙，并露出互聯金屬柱的上表面；

再布線金屬層Ⅱ的一面設置焊盤Ⅳ另一面設置焊盤Ⅴ，其焊盤Ⅳ與互聯金屬柱連接；

第二封裝體包括若干個芯片封裝體Ⅱ、塑封料Ⅱ、粘接劑Ⅱ和保護層，所述芯片封裝體Ⅱ呈水平排布，塑封料Ⅱ包覆芯片封裝體Ⅱ，并露出芯片封裝體Ⅱ的背面，保護層通過粘接劑Ⅱ與芯片封裝體Ⅱ的背面固連，并延展至第二封裝體的整個背面；

芯片封裝體Ⅱ包括芯片Ⅱ、絕緣層Ⅱ、金屬凸塊Ⅱ，芯片Ⅱ上表面設置絕緣層開口，絕緣層Ⅱ覆蓋在芯片Ⅱ的上表面，絕緣層Ⅱ的開口露出金屬電極的上表面，金屬凸塊Ⅱ通過絕緣層Ⅱ的開口和金屬電極連接，芯片Ⅱ自上而下通過其金屬電極、金屬凸塊Ⅱ、再布線金屬層Ⅱ、互聯金屬柱、再布線金屬層Ⅰ與第一封裝體進行連接，實現了芯片Ⅱ和芯片Ⅰ的互聯，最終通過再布線金屬層Ⅰ的球柵極陣列焊球將信號向下傳導。

可選地，所述金屬凸塊Ⅰ的材質為金屬銅為復合金屬層，其包括銅層、鎳層、錫層和銀層，鎳層覆蓋銅層，錫層分布在鎳層的外層，銀層覆蓋在最外層。

可選地，所述金屬凸塊Ⅱ為復合金屬層，其包括銅層、鎳層、錫層和銀層，鎳層覆蓋銅層，錫層分布在鎳層的外層，銀層覆蓋在最外層。

可選地，所述球柵極陣列焊球為復合金屬層，其包括銅層、鎳層、錫層和銀層，鎳層覆蓋銅層，錫層分布在鎳層的外層，銀層覆蓋在最外層。

可選地，保護層為樹脂和金屬的復合層。