[實(shí)用新型]一種基于FPGA的電路特性測(cè)試裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 202120223598.6
• 申請(qǐng)日: 2021-01-27
• 公開(kāi)（公告）號(hào): CN214473778U
• 公開(kāi)（公告）日: 2021-10-22
• 發(fā)明（設(shè)計(jì)）人: 陳璨
• 申請(qǐng)（專(zhuān)利權(quán)）人: 武漢大學(xué)
• 主分類(lèi)號(hào): G01R31/317
• 分類(lèi)號(hào): G01R31/317
• 代理公司: 武漢科皓知識(shí)產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 42222
• 代理人: 許蓮英

1.一種基于FPGA的電路特性測(cè)試裝置，其特征在于，包括：FPGA，數(shù)模轉(zhuǎn)換模塊，低通濾波器，儀表放大器，第一模數(shù)轉(zhuǎn)換模塊，第二模數(shù)轉(zhuǎn)換模塊，數(shù)模轉(zhuǎn)換模塊，高通濾波器，待測(cè)放大器模塊，第一繼電器，第二繼電器，第三繼電器，第四繼電器、觸摸屏、第一輔助電阻、第二輔助電阻；

所述FPGA分別與所述的第一繼電器、第二繼電器、第三繼電器、第四繼電器、觸摸屏通過(guò)有線方式依次連接；

所述的FPGA、數(shù)模轉(zhuǎn)換模塊、第一繼電器通過(guò)有線方式依次連接；所述第一繼電器分別與所述的待測(cè)放大器模塊、第一輔助電阻通過(guò)有線方式依次連接；

所述待測(cè)放大器模塊與所述第四繼電器通過(guò)有線方式連接；所述第四繼電器分別與所述的低通濾波器、高通濾波器通過(guò)有線方式依次連接；所述的低通濾波器、第二模數(shù)轉(zhuǎn)換模塊、FPGA通過(guò)有線方式依次連接；所述的高通濾波器、第三繼電器、第二繼電器通過(guò)有線方式依次連接；所述第三繼電器與第二輔助電阻連接接地；所述的待測(cè)放大器模塊、儀表放大器、第二繼電器通過(guò)有線方式依次連接；所述的第二繼電器、第一模數(shù)轉(zhuǎn)換模塊、FPGA通過(guò)有線方式依次連接。

2.根據(jù)權(quán)利要求1所述的基于FPGA的電路特性測(cè)試裝置，其特征在于：

所述FPGA控制所述數(shù)模轉(zhuǎn)換模塊輸出正弦波信號(hào)，并傳輸至所述第一繼電器；

所述FPGA控制所述的第二繼電器、第三繼電器、第四繼電器均保持?jǐn)嚅_(kāi)狀態(tài)；所述FPGA通過(guò)輸出高電平控制所述第一繼電器接入所述第一輔助電阻，所述FPGA通過(guò)輸出低電平控制所述第一繼電器不接入第一輔助電阻；所述儀表放大器測(cè)量接入第一輔助電阻的情況的電壓和不接入第一輔助電阻情況下的電壓，并輸出至所述第一模數(shù)轉(zhuǎn)換模塊；所述第一模數(shù)轉(zhuǎn)換模塊將接收的正弦信號(hào)轉(zhuǎn)換為對(duì)應(yīng)的數(shù)字信號(hào)，并傳輸至所述FPGA；所述FPGA通過(guò)第一輔助電阻的情況的電壓、不接入第一輔助電阻情況下的電壓比值，進(jìn)一步乘以所述第一輔助電阻的阻值計(jì)算出所述待測(cè)放大器模塊的輸入電阻，將所述待測(cè)放大器模塊的輸入電阻在所述觸摸屏進(jìn)行顯示；

所述FPGA控制所述的第一繼電器、第四繼電器均保持?jǐn)嚅_(kāi)狀態(tài)，所述FPGA控制所述的第二繼電器導(dǎo)通；所述FPGA通過(guò)輸出高電平控制所述第三繼電器接入所述第二輔助電阻，所述FPGA通過(guò)輸出低電平控制所述第一輔助電阻不接入第二輔助電阻；所述第一模數(shù)轉(zhuǎn)換模塊測(cè)量接入第二輔助電阻的情況的電壓和不接入第二輔助電阻情況下的電壓，將接收的正弦信號(hào)轉(zhuǎn)換為對(duì)應(yīng)的數(shù)字信號(hào)，并傳輸至所述FPGA；所述FPGA通過(guò)第二輔助電阻的情況的電壓、不接入第二輔助電阻情況下的電壓比值，進(jìn)一步乘以所述第二輔助電阻的阻值計(jì)算出所述待測(cè)放大器模塊的輸出電阻，將所述待測(cè)放大器模塊的輸出電阻在所述觸摸屏進(jìn)行顯示；

所述FPGA控制所述的第一繼電器、第二繼電器、第三繼電器均保持?jǐn)嚅_(kāi)狀態(tài)，所述的第四繼電器導(dǎo)通；述儀表放大器測(cè)量接入第一輔助電阻的情況的電壓，并輸出至所述第一模數(shù)轉(zhuǎn)換模塊；所述第一模數(shù)轉(zhuǎn)換模塊將接收的正弦信號(hào)轉(zhuǎn)換為對(duì)應(yīng)的數(shù)字信號(hào)，并傳輸至所述FPGA；所述低通濾波器濾除待測(cè)放大器模塊輸出信號(hào)的交流分量，只保留直流分量，并傳輸至所述第二模數(shù)轉(zhuǎn)換模塊；所述第二模數(shù)轉(zhuǎn)換模塊測(cè)量低通濾波器傳輸?shù)闹绷麟妷海瑢⒔邮盏闹绷餍盘?hào)轉(zhuǎn)換為對(duì)應(yīng)的數(shù)字信號(hào)，并傳輸至所述FPGA；所述FPGA計(jì)算輸出電壓與輸入電壓的比值得到出所述待測(cè)放大器模塊的增益，將所述待測(cè)放大器模塊的增益在所述觸摸屏進(jìn)行顯示。