[發明專利]數據傳輸芯片及電子設備

在審

• 申請號: 202111665986.0
• 申請日: 2021-12-31
• 公開（公告）號: CN116257484A
• 公開（公告）日: 2023-06-13
• 發明（設計）人: 牛元君;魏志煌;黃君利;居海強
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F15/17
• 分類號: G06F15/17;G06F13/42
• 代理公司: 北京三高永信知識產權代理有限責任公司 11138
• 代理人: 鄭曉玉

一種數據傳輸芯片及電子設備，屬于電子技術領域。其中，數據傳輸芯片的低速接口用于接收多路第一信號，數據傳輸芯片的高速串行接口用于將該多路第一信號以數據幀的方式串行傳輸至另一個數據傳輸芯片。由于數據傳輸芯片之間能夠通過數據幀的方式串行傳輸多路信號，因此可以有效減少數據傳輸芯片之間所需設置的信號線的數量，進而簡化電子設備的結構。又由于該高速串行接口的數據傳輸速率較高，因此可以有效確保該多路第一信號的傳輸效率。

本申請要求于2021年12月10日提交的申請號為202111509164.3、發明名稱為“數據傳輸的方法”的中國專利申請的優先權，其全部內容通過引用結合在本申請中。

技術領域

本申請涉及電子技術領域，特別涉及一種數據傳輸芯片及電子設備。

背景技術

隨著電子設備性能的提升，電子設備中的芯片數量也不斷增多。例如，電子設備中一般包括多個復雜可編程邏輯器件(complex?programmable?logic?device，CPLD)，且不同CPLD之間一般通過多個接口通信。

由于CPLD中的每個接口均需通過多根信號線與另一CPLD中對應的接口連接，因此CPLD之間通過多個接口通信，會導致CPLD之間的信號線的數量較多，電子設備的結構較為復雜。

發明內容

本申請提供了一種數據傳輸芯片及電子設備，可以解決電子設備中芯片之間的信號線的數量較多，導致電子設備的結構較為復雜的技術問題。

第一方面，提供了一種數據傳輸芯片，該數據傳輸芯片包括高速串行接口和低速接口；該低速接口用于接收多路第一信號；該高速串行接口用于將多路第一信號以數據幀的方式串行傳輸至另一數據傳輸芯片；其中，高速串行接口的數據傳輸速率高于低速接口的數據傳輸速率。

由于數據傳輸芯片中的高速串行接口能夠將多路第一信號以數據幀的方式串行傳輸至另一數據傳輸芯片，因此可以有效減少數據傳輸芯片之間所需設置的信號線的數量，進而節約了數據傳輸芯片的引腳資源，并簡化了電子設備的結構。又由于該高速串行接口的數據傳輸速率較高，因此可以有效確保該多路信號的傳輸效率。

可以理解的是，該數據傳輸芯片可以包括一個或多個低速接口，每個低速接口可以具有多個引腳。上述多路第一信號可以是多個不同的低速接口接收到的信號，或者可以是同一個低速接口的不同引腳接收到的信號。

在一種可能的實現方式中，該高速串行接口，用于基于對多路第一信號進行采樣得到的數據生成數據幀。由于高速串行接口能夠在一個數據幀中攜帶多路第一信號的數據，因此有效提高了信號的傳輸效率和靈活性。

在另一種可能的實現方式中，該高速串行接口，用于基于數據傳輸芯片的時鐘信號的頻率對多路第一信號進行并行采樣。

例如，高速串行接口可以按照第一采樣頻率對多路第一信號進行并行采樣，該第一采樣頻率可以小于或等于數據傳輸芯片的時鐘信號的頻率，且可以是數據幀的傳輸頻率的K1倍，K1為大于1的整數。通過將該第一采樣頻率設置的較高，可以確保第一信號的失真較少，進而使得另一數據傳輸芯片能夠準確地恢復出第一信號。

在另一種可能的實現方式中，高速串行接口采樣得到的數據可以包括按照采樣時間的先后順序依次排列的多個第一采樣序列，每個第一采樣序列包括對多路第一信號進行一次并行采樣得到的多位采樣值。

基于此，高速串行接口可以在基于采樣得到的數據生成數據幀的過程中，同步發送該數據幀，而無需等待數據幀的各個字段均封裝完成后再進行發送。由此，有效提高了數據的發送效率。

在另一種可能的實現方式中，該高速串行接口，還用于接收另一數據傳輸芯片以數據幀的方式串行發送的多路第二信號，并將多路第二信號傳輸至低速接口。

本申請提供的數據傳輸芯片中的高速串行接口既具有數據發送的功能，也具有數據接收的功能，即該高速串行接口能夠實現數據的雙向傳輸。