[發明專利]一種自適應工藝波動的鐵電電容寫入電路、方法及電子設備

在審

• 申請號: 202111618117.2
• 申請日: 2021-12-27
• 公開（公告）號: CN114333938A
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 楊建國;羅慶;張棟林
• 申請（專利權）人: 北京超弦存儲器研究院;中國科學院微電子研究所
• 主分類號: G11C11/22
• 分類號: G11C11/22;G11C16/24
• 代理公司: 北京知迪知識產權代理有限公司 11628
• 代理人: 王勝利

1.一種自適應工藝波動的鐵電電容寫入電路，其特征在于，所述電路包括：

檢測電容差分子電路，與所述檢測電容差分子電路通過位線連接的差分電流鏡子電路，以及與所述差分電流鏡子電路電連接的操作電壓生成模塊；

所述檢測電容差分子電路，被配置為在接收到寫入數值時，控制所述位線歸零，在所述位線上形成第一電壓差，將所述第一電壓差值作為所述差分電流鏡子電路的輸入電壓差值；

所述差分電流鏡子電路，被配置為基于所述輸入電壓差值確定至少三個不同的輸出電壓差值；

所述操作電壓生成模塊，被配置為基于至少三個不同的所述輸出電壓差值確定電容操作電壓，基于所述電容操作電壓完成對目標鐵電電容的控制使用。

2.根據權利要求1所述的自適應工藝波動的鐵電電容寫入電路，其特征在于，所述電路還包括，整形子電路和鎖存單元，所述整形子電路的輸入端和所述差分電流鏡子電路的輸出端電連接，所述整形子電路的輸出端和所述鎖存單元的輸入端電連接，所述鎖存單元的輸出端和所述操作電壓生成模塊的輸入端電連接；

所述整形子電路，被配置為對所述輸出電壓差值進行整形處理；

所述鎖存單元，被配置為對整形處理后的所述輸出電壓差值進行緩存。

3.根據權利要求1所述的自適應工藝波動的鐵電電容寫入電路，其特征在于，所述檢測電容差分子電路包括：第一鐵電電容、第一N型晶體管、第二鐵電電容和第二N型晶體管，其中，所述第一N型晶體管的柵極和所述第二N型晶體管的柵極通過字線連接，所述第一N型晶體管的漏極通過所述位線和所述差分電流鏡子電路連接，所述第一N型晶體管的源極和所述第一鐵電電容的一端連接，所述第一鐵電電容的另一端與所述第二鐵電電容的一端通過板線連接，所述第二N型晶體管的漏極通過所述位線和所述差分電流鏡子電路連接，所述第二N型晶體管的源極和所述第二鐵電電容的另一端連接。

4.根據權利要求3所述的自適應工藝波動的鐵電電容寫入電路，其特征在于，所述差分電流鏡子電路包括：四組差分電流鏡單元，每組所述差分電流鏡單元包括一個P型晶體管和一個N型晶體管，其中，每組的所述P型晶體管的源極均接電源，所述P型晶體管的柵極共連，所述P型晶體管的漏極與對應的N型晶體管的漏極連接，所述N型晶體管的柵極通過位線與所述第一N型晶體管或所述第二N型晶體管的漏極連接，所述N型晶體管的源極均接電源。

5.根據權利要求4所述的自適應工藝波動的鐵電電容寫入電路，其特征在于，所述操作電壓生成模塊，被配置為基于至少三個不同的所述輸出電壓差值確定電容操作電壓，基于所述電容操作電壓完成對目標鐵電電容的控制使用，包括：

所述操作電壓生成模塊，被配置為當所述輸出電壓差值均為0的情況下，確定預設最大操作電壓為所述電容操作電壓，基于所述電容操作電壓完成對目標鐵電電容的控制使用；

所述操作電壓生成模塊，被配置為當所述輸出電壓差值均為1的情況下，確定預設最小操作電壓為所述電容操作電壓，基于所述電容操作電壓完成對目標鐵電電容的控制使用。

6.一種自適應工藝波動的鐵電電容寫入方法，其特征在于，應用于權利要求1至5任一所述的自適應工藝波動的鐵電電容寫入電路，所述方法包括：

所述檢測電容差分子電路在接收到寫入數值時，控制所述位線歸零，在所述位線上形成第一電壓差，將所述第一電壓差值作為所述差分電流鏡子電路的輸入電壓差值；

所述差分電流鏡子電路基于所述輸入電壓差值確定至少三個不同的輸出電壓差值；

所述操作電壓生成模塊基于至少三個不同的所述輸出電壓差值確定電容操作電壓，基于所述電容操作電壓完成對目標鐵電電容的控制使用。

7.根據權利要求6所述的自適應工藝波動的鐵電電容寫入方法，其特征在于，所述電路還包括，整形子電路和鎖存單元；在所述所述差分電流鏡子電路基于所述輸入電壓差值確定至少三個不同的輸出電壓差值之后，所述方法還包括：

所述整形子電路對所述輸出電壓差值進行整形處理；

所述鎖存單元對整形處理后的所述輸出電壓差值進行緩存。