[發明專利]電路裝置以及振蕩器

在審

• 申請號: 202111609499.2
• 申請日: 2021-12-27
• 公開（公告）號: CN114696792A
• 公開（公告）日: 2022-07-01
• 發明（設計）人: 山本壯洋
• 申請（專利權）人: 精工愛普生株式會社
• 主分類號: H03K3/017
• 分類號: H03K3/017;H03K3/011;H03K5/01
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 馬建軍;章琴

提供電路裝置以及振蕩器，能夠實現時鐘信號的多輸出功能和高精度的占空比調整。電路裝置包含：振蕩電路，其通過使振子振蕩而生成振蕩信號；波形整形電路，其被輸入振蕩信號，輸出對振蕩信號進行波形整形而得的時鐘信號；第1占空比調整電路，其進行時鐘信號的占空比調整；以及輸出緩沖電路，其根據時鐘信號將第1輸出時鐘信號、第2輸出時鐘信號輸出到外部。輸出緩沖電路包含進行第2輸出時鐘信號的占空比調整的第2占空比調整電路。

技術領域

本發明涉及電路裝置以及振蕩器等。

背景技術

以往，公知有具有使石英振子等振子振蕩的振蕩電路的電路裝置。在這樣的電路裝置中，期望基于振蕩信號而生成的時鐘信號的占空比的高精度化。例如在專利文獻1中公開了如下的CMOS反相電路：在對輸入端子輸入了輸入信號之后，對與PMOS晶體管和NMOS晶體管中一方的源極連接的開關的控制端子輸入控制信號，由此保持輸入信號的電壓，進行輸出信號的占空比校正。

專利文獻1：日本特開2013-21388號公報

然而，在專利文獻1的結構中，難以進行時鐘信號的高精度的占空比調整。例如，難以在實現時鐘信號的多輸出功能的同時，實現高精度的占空比調整。

發明內容

本公開一個方式涉及一種電路裝置，其包含：振蕩電路，其與電連接于振子的一端的第1節點和電連接于所述振子的另一端的第2節點電連接，通過使所述振子振蕩而生成振蕩信號；波形整形電路，其與所述第1節點連接，從所述第1節點輸入所述振蕩信號，輸出對所述振蕩信號進行波形整形而得的時鐘信號；第1占空比調整電路，其進行所述時鐘信號的占空比調整；以及輸出緩沖電路，其根據所述時鐘信號將第1輸出時鐘信號、第2輸出時鐘信號輸出到外部，所述輸出緩沖電路包含進行所述第2輸出時鐘信號的占空比調整的第2占空比調整電路。

此外，本公開的另一方式涉及包含上述電路裝置和所述振子的振蕩器。

附圖說明

圖1是本實施方式的電路裝置的結構例。

圖2是本實施方式的電路裝置的詳細結構例。

圖3是說明第1占空比調整電路的詳情的電路裝置的結構例。

圖4是表示調整數據的調整值與占空比之間的關系的圖表。

圖5是表示時鐘信號的占空比的工藝變動的圖表。

圖6是表示進行了占空比調整電路的占空比調整時的占空比的工藝變動的圖表。

圖7是本實施方式的第1比較例的電路裝置的結構例。

圖8是本實施方式的第2比較例的電路裝置的結構例。

圖9是說明第2占空比調整電路的詳情的電路裝置的結構例。

圖10是表示調整數據的調整值與占空比之間的關系的圖表。

圖11是表示調整數據的調整值與占空比之間的關系的圖表。

圖12是表示輸出時鐘信號的占空比的工藝變動的圖表。

圖13是表示進行了占空比調整電路的占空比調整時的輸出時鐘信號占空比的工藝變動的圖表。

圖14是表示進行了第1占空比調整電路和第2占空比調整電路的占空比調整時的輸出時鐘信號占空比的工藝變動的圖表。

圖15是第2占空比調整電路的結構例。

圖16是第2占空比調整電路的詳細結構例。

圖17是第2占空比調整電路的詳細結構例。

圖18是本實施方式的電路裝置的變形例。

圖19是本實施方式的電路裝置的變形例。