[發明專利]一種多位扇出共柵型FLASH開關單元結構及其制備方法

有效

• 申請號: 202111590862.0
• 申請日: 2021-12-23
• 公開（公告）號: CN114373767B
• 公開（公告）日: 2023-03-07
• 發明（設計）人: 陳浩然;劉國柱;趙偉;魏敬和;魏應強;魏軼聃
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H10B41/70
• 分類號: H10B41/70;H10B41/00;H10B41/10
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊強;楊立秋

本發明涉及一種多位扇出共柵型FLASH開關單元結構及其制備方法，FLASH開關單元包括制備于同一襯底上的編程/擦除MOS管T1以及多個信號傳輸MOS管T2_n，在襯底內的上部設有阱，編程/擦除MOS管T1的有源區、信號傳輸MOS管T2_n的有源區均位于阱內，并通過有源區隔離體隔離；開關單元結構的制備方法如下：提供所需的襯底；在襯底上表面設置隧道氧化層，在隧道氧化層上設置浮柵多晶層；設置ONO阻擋層、控制柵多晶層；設置側墻；設置源區、漏區；設置ILD介質層以及金屬層。本發明得到的多位扇出共柵型FLASH開關單元結構簡單，兼容CMOS工藝，面積小，可通過控制一個編程/擦除MOS管的編程態/擦除態實現對多路信號的同時開啟/關閉，適用于千萬門級及以下規模的FPGA電路的工藝集成。

技術領域

本發明涉及微電子集成電路的技術領域，尤其是指一種多位扇出共柵型FLASH開關單元結構及其制備方法。

背景技術

目前，現場可編程邏輯門陣列技術飛速發展(Field Programmable Gate Array，FPGA)，與傳統專用集成電路ASIC相比，具有設計周期簡單、集成度高、并行度更大、現場可重編程等優勢，在各領域應用廣泛。FPGA按照其內部可編程開關結構的不同可分為反熔絲型FPGA、SRAM型FPGA、FLASH型FPGA。與SRAM和反熔絲相比，基于FLASH開關單元結構的FPGA其性能介于二者之間，而且其抗輻射FLASH型FPGA工藝技術是繼反熔絲FPGA工藝技術的下一代主流技術，主要應用于是航天和航空領域，包括基于海、陸、空的軍用系統、雷達、指揮與控制，以及導航系統，這主要得益于FLASH型FPGA電路的諸多優勢，如非易失、可重構性、低功耗、高密度、上電即運行、高安全性、固件錯誤(firm-error)免疫性等。

由于開關單元組成的可編程邏輯器件在FPGA芯片中以陣列形式分布，占據大部分面積。因此，優化FLASH開關單元結構對FPGA芯片的集成度、性能和成本等具有重要作用。基于此情況，本發明提出以一種多位扇出共柵型FLASH開關單元結構及其制備方法，具有同時控制多路信號的傳輸，集成度高的優點。

發明內容

為此，本發明所要解決的技術問題在于提高FLASH型FPGA芯片可編程邏輯單元的普適性和靈活性，從而提供一種多位扇出共柵型FLASH開關單元結構及其制備方法。同時，本發明可應用于FPGA、CPLD和SOC電路，其結構工藝兼容于CMOS，步驟簡單，安全可靠。

按照本發明申請提供的技術方案，所述一種多位扇出共柵型FLASH開關單元結構及其制備方法，所述FLASH開關單元包括制備于同一襯底上的編程/擦除MOS管T1以及多個信號傳輸MOS管T2_n，在所述襯底內的上部設有阱，編程/擦除MOS管T1的編程/擦除管有源區、信號傳輸MOS管T2_n的信號傳輸管有源區均位于阱內，并通過阱內的有源區隔離體隔離；

在編程/擦除管有源區內設有編程/擦除管漏區以及源區，在信號傳輸管有源區內設有信號傳輸管漏區以及源區；

在編程/擦除管有源區以及信號傳輸管有源區上均設置隧道氧化層，在所述隧道氧化層上設有浮柵多晶層，浮柵多晶層覆蓋在隧道氧化層以及有源區隔離體上，在所述浮柵多晶層上設有ONO阻擋層，在所述ONO阻擋層上設有控制柵多晶層；編程/擦除管漏區、編程/擦除管源區分別位于控制柵多晶層的兩側，信號傳輸管漏區、信號傳輸管源區分別位于控制柵多晶層的兩側；

在所述控制柵多晶層的外側設有側墻，所述側墻支撐于隧道氧化層上，且側墻覆蓋浮柵多晶層、ONO阻擋層以及控制柵多晶層的外側壁；

在阱上方設有ILD介質層，所述ILD介質層壓蓋在控制柵多晶層、側墻以及阱上，在所述ILD介質層上設有金屬層，所述金屬層包括編程/擦除管金屬體以及信號傳輸管金屬體，所述編程/擦除管金屬體包括與編程/擦除管漏區歐姆接觸的編程/擦除管漏極金屬以及與編程/擦除管源區歐姆接觸的編程/擦除管源極金屬，所述信號傳輸管金屬體包括與信號傳輸管漏區歐姆接觸的信號傳輸管漏極金屬以及與信號傳輸管源區歐姆接觸的信號傳輸管源極金屬。