[發明專利]動態隨機存取內存結構

在審

• 申請號: 202111590277.0
• 申請日: 2020-05-28
• 公開（公告）號: CN114141773A
• 公開（公告）日: 2022-03-04
• 發明（設計）人: 永井享浩
• 申請（專利權）人: 福建省晉華集成電路有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108
• 代理公司: 上海思捷知識產權代理有限公司 31295
• 代理人: 王宏婧

本發明公開了一種動態隨機存取內存結構，包含襯底，復數個接觸結構，位于所述襯底上，一組第一圖案位于所述接觸結構上方，其中所述第一圖案包含有復數條第一曲線圖案，以及一組第二圖案與所述第一圖案位于同一平面，其中所述第二圖案包含有復數條第二曲線圖案，其中從一上視圖來看，所述復數條第一曲線圖案與所述復數條第二曲線圖案相互交叉。

本申請是申請號為202010469714.2、申請日為2020年05月28日、發明名稱為“動態隨機存取內存結構”的分案申請。

技術領域

本發明涉及一種半導體結構，尤其是一種具有箏型的存儲點接觸墊的動態隨機存取內存結構。

背景技術

由于半導體組件朝向高密度化發展，單元面積內的組件尺寸不斷減小。半導體組件因其尺寸小，功能多和/或制造成本低而廣泛用于電子工業。半導體組件分為儲存邏輯數據的半導體組件，操作、處理邏輯數據操作的半導體邏輯組件，或是同時具有半導體儲存組件的功能和半導體邏輯組件和/或其他半導體組件功能的混合半導體組件。

半導體組件通常可以包括垂直堆疊的圖案，和將堆疊的圖案彼此電連接的接觸插塞。隨著半導體組件高度密集化，圖案之間的空間和/或圖案與接觸插塞之間的空間逐漸減小，因此將增加圖案之間和/或圖案與接觸插塞之間的寄生電容。寄生電容可能導致半導體組件的性能劣化(例如，降低操作速度)。

發明內容

本發明提供一種半導體結構，尤其是一種具有箏型的存儲點接觸墊的動態隨機存取內存結構。藉由設計箏型的存儲點接觸墊，可以更容易連接其他組件(例如存儲點接觸或是電容)，提高半導體結構的效能與制作良率。

根據一實施例，本發明提供一種半導體結構，包含襯底，復數個接觸結構，位于所述襯底上，一組第一圖案位于所述接觸結構上方，其中所述第一圖案包含有復數條第一曲線圖案，以及一組第二圖案與所述第一圖案位于同一平面，其中所述第二圖案包含有復數條第二曲線圖案，其中從一上視圖來看，所述復數條第一曲線圖案與所述復數條第二曲線圖案相互交叉。

可選的，其中從一上視圖看，包含有復數個存儲點接觸墊，其中每一個存儲點接觸墊均為一箏型圖案。

可選的，其中任一所述箏型圖案的所述存儲點接觸墊，是由任意兩條相鄰的第一曲線圖案與任意兩條相鄰的第二曲線圖案包圍所形成。

可選的，其中所述箏型圖案包含有兩個長邊與兩個短邊，其中所述兩長邊長度相同且彼此相鄰，其中所述兩短邊長度也相同且彼此相鄰。

可選的，其中所述復數個箏型圖案的所述存儲點接觸墊之中，部分的所述箏型圖案的所述存儲點接觸墊是正向排列，其余的所述箏型圖案的所述存儲點接觸墊是逆向排列。

可選的，其中所述正向排列的所述箏型圖案的所述存儲點接觸墊與所述逆向排列的所述箏型圖案的所述存儲點接觸墊，在所述平面圖上互為180度旋轉。

可選的，其中各第一曲線圖案是一折線圖案，各第二曲線圖案也是一折線圖案。

可選的，其中所述折線圖案是由復數個短線圖案所串連組成，其中任意兩相鄰的所述短線圖案之間的夾角大于90度。

可選的，更包含有一主動區位于所述襯底中，其中所述接觸結構電性連接所述主動區。

可選的，更包含有至少一條位線(bit line)位于所述襯底上，其中所述位線位于兩相鄰的所述接觸結構之間。

本實施例中把存儲點接觸墊設計成箏型，因此存儲點接觸墊與接觸結構之間的重疊面積更大。此外，由于第一曲線圖案與第二曲線圖案都設計成曲線或折線，因此在第一曲線圖案與第二曲線圖案交界處的長度也較長，代表后續填入的絕緣層，可以更有效地電性隔絕相鄰的存儲點接觸墊，避免短路。

附圖說明