[發(fā)明專利]自動化轉換后備緩沖器集合再平衡

在審

• 申請?zhí)枺?/td>: 202111589723.6
• 申請日: 2021-12-23
• 公開（公告）號: CN114691551A
• 公開（公告）日: 2022-07-01
• 發(fā)明（設計）人: D·P·凱珀爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/1027
• 分類號: G06F12/1027;G06F12/0806
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 李煒;黃嵩泉

本申請?zhí)峁┝俗詣踊D換后備緩沖器集合再平衡。提供了轉換后備緩沖器(TLB)和使用該TLB的方法，該TLB具有固定的子TLB和可配置的子TLB。TLB包括固定的子TLB和可配置的子TLB。固定的子TLB在運行時期間可存儲與第一頁尺寸集對應的第一多個TLB條目。可配置的子TLB在運行時可配置成用于存儲具有第二頁尺寸集的第二多個TLB條目。第二頁尺寸集包括第一頁尺寸集的至少第一頁尺寸，并包括不是第一頁尺寸集的至少第二頁尺寸。

關于聯(lián)邦資助的研發(fā)的聲明

本發(fā)明是在由國防部授予的協(xié)議號H98230A-13-D-0124的政府支持下進行的。政府具有本發(fā)明的某些權益。

背景技術

本公開總體上關于高效地設置轉換后備緩沖器(TLB)中的再平衡，該TLB包含可配置成用于在引導后的不同時刻保存不同的頁尺寸集的可配置的子TLB以及在引導后保存固定的頁尺寸集的固定的子TLB。

本節(jié)旨在向讀者介紹可能涉及當前技術的各方面的技術的各方面，這在下文描述和/或要求保護。相信該討論有助于向讀者提供促進對本公開的各方面更好的理解的背景信息。相應地，應當注意這些陳述應從這個角度來閱讀，而不是作為任何種類的承認。

集成電路見于眾多電子設備，這些電子設備來自手持式設備、計算機、游戲系統(tǒng)、機器人設備、汽車，等等。諸如微處理器之類的一些集成電路處理從存儲器檢取的數(shù)據(jù)。雖然數(shù)據(jù)被存儲在表示存儲器中的實際位置的物理存儲器地址中，但是在集成電路上運行的軟件可使用虛擬存儲器地址來操作，當存儲器被訪問時，該虛擬存儲器地址被轉換為物理存儲器地址。被稱為轉換后備緩沖器(TLB)的集成電路上的結構可通過存儲虛擬存儲器地址至其對應的物理存儲器地址的近期使用的映射來減少訪問存儲器位置所花費的時間。虛擬至物理轉換使用“頁”來完成，其中，典型的x86頁尺寸為4千位字節(jié)(kibibyte)(4KiB)、2兆位字節(jié)(mebibyte)(2MiB)、或1千兆位字節(jié)(gibibyte)(1GiB)。用于頁的TLB條目涵蓋與頁尺寸對應的地址范圍。例如，如果TLB存儲用于2MiB頁的轉換，則存在可由同一TLB條目轉換的2M虛擬地址的范圍。當在集成電路上的軟件請求對在近期被使用的且被存儲在TLB中的頁上的特定虛擬存儲器地址的訪問時，該TLB可迅速地將虛擬存儲器地址轉換為其對應的物理存儲器地址。

以此方式，TLB可操作為從虛擬存儲器地址向物理存儲器地址的映射的高速緩存。在當前被存儲在TLB中的映射被請求時，這可被稱為“高速緩存命中”或“TLB命中”。然而，當TLB當前不具有被請求的映射時，這可被稱為“高速緩存未命中”或“TLB未命中”。在轉換發(fā)生前，所請求的映射可首先被加載到TLB中。一些軟件應用會對TLB未命中損失顯著的運行時間。

減少TLB未命中的一種方法涉及增加TLB的尺寸。然而，許多軟件應用會由于差的參引局部性而觸及存儲器的許多頁，從而使得建立“從不未命中”TLB是不可行的。進一步地，較大的硬件結構可具有較高的命中率但具有較慢的訪問時間，從而導致性能的凈損失。減小未命中率的其他方法可涉及使用具有不同頁尺寸的TLB條目。遺憾的是，利用此結構提供性能優(yōu)勢的存儲器用例可能難以實現(xiàn)。此外，諸如共享具有特定尺寸的單個子TLB之類的解決方案常引入重大的沖突或競爭，該沖突或競爭可能由于TLB未命中而引入附加的等待時間。

附圖說明

在閱讀下列具體實施方式時并在參考附圖時，可更好地理解本公開的各方面，在附圖中：

圖1是根據(jù)實施例的寄存器架構的框圖；

圖2A是圖示出根據(jù)實施例的有序流水線以及寄存器重命名的、亂序發(fā)布/執(zhí)行流水線的框圖；

圖2B是圖示出根據(jù)本公開的實施例的、要被包括在處理器中的有序架構核以及寄存器重命名的、亂序發(fā)布/執(zhí)行架構核的框圖；

圖3A和圖3B圖示出根據(jù)實施例的更具體的示例有序核架構的框圖，該核將是芯片中的若干邏輯塊(包括相同類型和/或不同類型的其他核)中的一個邏輯塊；