[發明專利]RRAM電流量化電路及方法

在審

• 申請號: 202111572881.0
• 申請日: 2021-12-21
• 公開（公告）號: CN114244364A
• 公開（公告）日: 2022-03-25
• 發明（設計）人: 余學儒;李琛;段杰斌;田畔;張飛翔
• 申請（專利權）人: 上海集成電路裝備材料產業創新中心有限公司;上海集成電路研發中心有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12;H03M1/00
• 代理公司: 上海恒銳佳知識產權代理事務所(普通合伙) 31286
• 代理人: 黃海霞

1.一種RRAM電流量化電路，其特征在于，包括：

參考電流源，用于提供初始電流；

第一電流鏡單元，與所述參考電流源電連接，用于將所述初始電流按照第一比例縮放后輸出參考電流；

量化單元，其輸入端與所述第一電流鏡單元電連接，用于輸出每一次的量化結果；

第二電流鏡單元，用于將輸入的憶阻器電流按照第二比例縮放后輸出初始待測電流；

第三電流鏡單元，用于根據所述參考電流和所述初始待測電流輸出殘差電流；

第四電流鏡單元，與所述第三電流鏡單元的輸出端電連接，用于將所述殘差電流按照第四比例縮放后輸出下一時刻的待測電流；

第一開關單元，分別與所述第一電流鏡單元輸出端、所述量化單元輸出端和所述第三電流鏡單元輸入端電連接；

第二開關單元，一端與所述第二電流鏡單元輸出端電連接，另一端與所述第三電流鏡單元輸入端、所述第一開關單元電連接；

第三開關單元，一端與所述第四電流鏡單元輸出端電連接，另一端與所述第三電流鏡單元輸入端、所述第二開關單元另一端和所述第一開關單元電連接。

2.根據權利要求1所述的RRAM電流量化電路，其特征在于，所述第三電流鏡單元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第四開關、第五開關、第一電容和第二電容，其中：

所述第二PMOS管的漏極分別與所述第二開關單元一端、所述第三開關單元一端和所述第一開關單元電連接，所述第二PMOS管的漏極與柵極連接，所述第二PMOS管的源極與所述第一PMOS管的漏極連接，所述第一PMOS管的漏極與柵極連接，所述第一PMOS管的柵極與所述第四開關一端連接，所述第四開關另一端與所述第一電容一端連接，所述第一電容一端還與所述第三PMOS管的柵極連接，所述第一PMOS管的源極與所述第三PMOS管的源極均接工作電壓，所述第三PMOS管的漏極與所述第四PMOS管的源極連接，所述第二PMOS管的柵極還與所述第五開關的一端連接，所述第五開關的另一端與所述第二電容一端和所述第四PMOS管的柵極連接，所述第一電容另一端和所述第二電容另一端均接地；

所述第四電流鏡單元包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第六開關、第七開關、第三電容和第四電容，其中：

所述第一NMOS管的漏極與所述第三開關單元的另一端連接，所述第一NMOS管的源極與所述第二NMOS管的漏極連接，所述第一NMOS管的柵極分別與所述第三電容一端和所述第六開關一端連接，所述第六開關的另一端與所述第三NMOS管的柵極連接，所述第三NMOS管的柵極和漏極均與所述第四PMOS管的漏極連接，所述第一NMOS管的源極與所述第二NMOS管的漏極連接，所述第二NMOS管的柵極分別與所述第四電容一端和所述第七開關的一端連接，所述第七開關的另一端與所述第四NMOS管的柵極連接，所述第四NMOS管的柵極與漏極連接，所述第四NMOS管的漏極與所述第三NMOS管的源極連接，所述第三電容另一端、所述第四電容另一端、所述第二NMOS管的源極和所述第四NMOS管的源極均接地。

3.根據權利要求2所述的RRAM電流量化電路，其特征在于，所述第一電流鏡單元包括第五PMOS管、第六PMOS管、第七PMOS管和第八PMOS管，所述第六PMOS管的漏極與所述參考電流源的輸出端連接，所述第六PMOS管的漏極與柵極均與所述第八PMOS管的柵極連接，所述第六PMOS管的源極與所述第五PMOS管的漏極連接，所述第五PMOS管的柵極與所述第七PMOS管的柵極連接，所述第七PMOS管的漏極與所述第八PMOS管的源極連接，所述第八PMOS管的漏極與所述第一開關單元一端連接，所述第五PMOS管的柵極和漏極、所述第六PMOS管的源極、所述第七PMOS管的漏極、所述第八PMOS管的源極均與所述量化單元連接，所述第七PMOS管的源極和所述第五PMOS管的源極均接工作電壓；

所述量化單元包括比較器和數字邏輯電路，所述比較器的一個輸入端與所述第五PMOS管的柵極、所述第五PMOS管的漏極和所述第六PMOS管的源極連接，所述比較器的另一個輸入端與所述第七PMOS管的漏極、所述第八PMOS管的源極連接，所述比較器的輸出端與所述數字邏輯電路的輸入端連接，所述數字邏輯電路的輸出端與所述第一開關單元連接。