[發(fā)明專利]芯片視頻解碼IP的模塊FPGA驗(yàn)證方法及系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202111572339.5
• 申請日: 2021-12-21
• 公開（公告）號: CN114282466A
• 公開（公告）日: 2022-04-05
• 發(fā)明（設(shè)計）人: 楊偉;韋虎
• 申請（專利權(quán)）人: 眸芯科技（上海）有限公司
• 主分類號: G06F30/331
• 分類號: G06F30/331;G06F115/08
• 代理公司: 上海圖靈知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31393
• 代理人: 謝微

1.一種芯片視頻解碼IP的模塊FPGA驗(yàn)證方法，用于無操作系統(tǒng)的IP核驗(yàn)證，其特征在于包括步驟：

將解碼IP核的視頻解碼固件導(dǎo)入FPGA驗(yàn)證平臺，所述視頻解碼固件用于初始化解碼相關(guān)參數(shù)并配置解碼硬件初始狀態(tài)；

通過驗(yàn)證同步管理單元配置每一個解碼IP核的并行解碼驗(yàn)證路數(shù)和每路的視頻標(biāo)準(zhǔn)參數(shù)信息，并根據(jù)上述配置的信息對PC機(jī)上的結(jié)果比較單元進(jìn)行初始化，所述路數(shù)為大于等于2的整數(shù)，不同的視頻解碼路對應(yīng)不同的視頻標(biāo)準(zhǔn)；

啟動所述結(jié)果比較單元與視頻解碼固件的多路通信，對于每一個解碼IP核的多路解碼驗(yàn)證視頻流，通過視頻解碼固件與每路的解碼硬件進(jìn)行交互以進(jìn)行多路不同視頻標(biāo)準(zhǔn)的視頻流的多路多標(biāo)準(zhǔn)并行解碼，在解碼過程中，視頻解碼固件將每路視頻流的解碼幀數(shù)據(jù)傳輸至PC機(jī)上的結(jié)果比較單元；

結(jié)果比較單元將接收的各路視頻流的解碼幀數(shù)據(jù)與該解碼幀對應(yīng)的標(biāo)準(zhǔn)數(shù)據(jù)進(jìn)行比較以驗(yàn)證解碼結(jié)果。

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，單個解碼IP核的多路多標(biāo)準(zhǔn)并行驗(yàn)證的步驟如下：

在FPGA驗(yàn)證平臺上將多路視頻ES流輸入多路ES流緩沖區(qū)；

視頻解碼固件根據(jù)結(jié)果比較單元傳輸?shù)呐渲脜?shù)信息配置解碼固件路數(shù)k和每路的視頻標(biāo)準(zhǔn)格式類型，完成初始化；所述k為大于等于2的整數(shù)；

視頻解碼固件從第0路ES流第0幀開始配置解碼參數(shù)，解析第0路ES流上層語法信息，將相關(guān)語法信息配置到硬件相應(yīng)的寄存器中，然后啟動解碼IP核開始片內(nèi)解碼，解碼IP核完成第0路ES流第0幀所有片解碼；解碼固件將解碼獲取的第0路ES流第0解碼幀數(shù)據(jù)傳輸至PC機(jī)上的結(jié)果比較單元，結(jié)果比較單元通過自帶的視頻標(biāo)準(zhǔn)C代碼生成該解碼幀的標(biāo)準(zhǔn)數(shù)據(jù)后，將前述第0路ES流第0解碼幀數(shù)據(jù)和標(biāo)準(zhǔn)數(shù)據(jù)進(jìn)行比較以驗(yàn)證解碼結(jié)果；按照同樣方法，視頻解碼固件完成第j路ES流第0幀的解碼，其中，j＝1，2，……，k-1，并將解碼獲取的第j路ES流第0解碼幀傳輸至結(jié)果比較單元進(jìn)行比較，以完成k路ES流第0解碼幀數(shù)據(jù)與標(biāo)準(zhǔn)數(shù)據(jù)的比較；

按照前述k路ES流第0解碼幀數(shù)據(jù)的解碼驗(yàn)證方法，依次解碼獲取第j路ES流第1解碼幀數(shù)據(jù)并傳輸至結(jié)果比較單元進(jìn)行比較，其中，j＝0，1……，k-1，以完成k路ES流第1解碼幀數(shù)據(jù)和標(biāo)準(zhǔn)數(shù)據(jù)比較；以此類推，按照同樣方法依次完成k路ES流第n-1解碼幀數(shù)據(jù)和標(biāo)準(zhǔn)數(shù)據(jù)比較，其中，n表示視頻ES流包含的圖像幀數(shù)量，n為大于等于2的整數(shù)。

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，對于包括多解碼IP核的視頻解碼芯片，在接收到多解碼IP核的多核并行驗(yàn)證請求時，通過如下方式進(jìn)行多核并行驗(yàn)證：

采集請求中包含的需要并行驗(yàn)證的解碼IP核信息和各解碼IP核的驗(yàn)證任務(wù)信息，配置并行驗(yàn)證的解碼IP核的數(shù)量m、每個解碼IP核的并行解碼驗(yàn)證路數(shù)和每路的視頻標(biāo)準(zhǔn)參數(shù)信息、以及解碼IP核的同步機(jī)制參數(shù)信息，所述m為大于等于2的整數(shù)，將前述配置的信息傳輸至視頻解碼固件；

將各解碼IP核的驗(yàn)證任務(wù)信息傳輸至視頻解碼固件，視頻解碼固件同時控制m個解碼IP核進(jìn)行多核并行解碼，并控制每個解碼IP核內(nèi)部的多路不同視頻標(biāo)準(zhǔn)的視頻流進(jìn)行前述多路多標(biāo)準(zhǔn)并行解碼；根據(jù)前述同步機(jī)制參數(shù)將各解碼IP核的解碼結(jié)果并行收集后發(fā)送到PC機(jī)上的結(jié)果比較單元；

結(jié)果比較單元將接收的各解碼IP核的各路視頻流的解碼幀數(shù)據(jù)與該解碼幀對應(yīng)的標(biāo)準(zhǔn)數(shù)據(jù)進(jìn)行比較以驗(yàn)證解碼結(jié)果。

4.根據(jù)權(quán)利要求3所述的方法，其特征在于，進(jìn)行多解碼IP核并行驗(yàn)證的具體步驟如下：

視頻解碼固件根據(jù)結(jié)果比較單元傳輸?shù)母鹘獯aIP核的內(nèi)部參數(shù)和同步機(jī)制參數(shù)信息配置每個解碼IP核vdec_i的解碼驗(yàn)證路數(shù)k_i和每路的視頻標(biāo)準(zhǔn)格式類型，完成初始化，其中，i＝0，1，……，m-1，共有m個解碼IP核；

根據(jù)解碼IP核的同步機(jī)制參數(shù)和各解碼IP核的驗(yàn)證任務(wù)信息，視頻解碼固件控制m個解碼IP核同時進(jìn)行內(nèi)部多路不同視頻標(biāo)準(zhǔn)的視頻流并行解碼；以及，根據(jù)解碼IP核同步機(jī)制參數(shù)，視頻解碼固件將第i個解碼IP核vdec_i的內(nèi)部k_i路各解碼幀數(shù)據(jù)并行傳輸至結(jié)果比較單元，其中，i＝0，1，……，m-1；

結(jié)果比較單元，用于接收各解碼IP核的各路解碼幀數(shù)據(jù)，對m個解碼IP核的各路解碼幀數(shù)據(jù)同時進(jìn)行并行比較。