[發明專利]一種用于UWB系統的高速采樣緩沖器電路

在審

• 申請號: 202111566914.0
• 申請日: 2021-12-20
• 公開（公告）號: CN114499525A
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 劉馬良;羅朋;王子彧;張乘浩;朱樟明;楊銀堂
• 申請（專利權）人: 西安電子科技大學重慶集成電路創新研究院
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 王萌

1.一種用于UWB系統的高速采樣緩沖器電路，其特征在于，包括驅動模塊(1)、柵壓自舉開關模塊(2)和采樣模塊(3)，其中，

所述驅動模塊(1)用于輸入待采樣差分信號并降低待采樣差分信號的輸出阻抗，以提高后續對所述柵壓自舉開關模塊(2)和所述采樣模塊(3)的驅動能力；

所述柵壓自舉開關模塊(2)用于控制采樣開關的打開和閉合，控制采樣開關的柵壓變化跟蹤在所述驅動模塊(1)的輸出差分信號的變化并使所述采樣開關的柵源電壓在所述輸出差分信號變化的過程中保持恒定；

所述采樣模塊(3)用于在所述采樣開關打開時對所述待采樣差分信號進行采樣，以獲得采樣信號。

2.根據權利要求1所述的用于UWB系統的高速采樣緩沖器電路，其特征在于，所述驅動模塊(1)包括第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第七NMOS管NM7、第八NMOS管NM8、第九NMOS管NM9、第十NMOS管NM10、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第一電容C1、第二電容C2、第三電容C3、第四電容C4、第五電容C5、第六電容C6、第七電容C7和第八電容C8，其中，

所述第一NMOS管NM1的源極和所述第六NMOS管NM6的源極均連接接地端GND，所述第一NMOS管NM1的柵極和所述第六NMOS管NM6的柵極均輸入第一偏置電壓V_BIAS1，所述第一NMOS管NM1的漏極連接所述第二NMOS管NM2的源極，所述第六NMOS管NM6的漏極連接所述第七NMOS管NM7的源極；

所述第二NMOS管NM2的柵極和所述第七NMOS管NM7的柵極均輸入第二偏置電壓V_BIAS2，所述第二NMOS管NM2的漏極連接所述第三NMOS管NM3的源極并作為整個所述驅動模塊(1)的第一輸出端X1，所述第七NMOS管NM7的漏極連接所述第八NMOS管NM8的源極并作為整個所述驅動模塊(1)的第二輸出端X2；

所述第三NMOS管NM3的漏極連接所述第四NMOS管NM4的源極，所述第二電容C2連接在所述驅動模塊(1)的第一輸入端X1與所述第三NMOS管NM3的柵極之間，所述第八NMOS管NM8的漏極連接所述第九NMOS管NM9的源極，所述第六電容C6連接在所述驅動模塊(1)的第二輸入端X2與所述第八NMOS管NM8的柵極之間；

所述第一電阻R1的一端輸入第三偏置電壓V_BIAS3，另一端連接所述第三NMOS管NM3的柵極，所述第一電容C1連接在所述驅動模塊(1)的第一輸入端INP與所述第二NMOS管NM2的源極之間，所述第四電阻R4的一端輸入第三偏置電壓V_BIAS3，另一端連接所述第八NMOS管NM8的柵極，所述第五電容C5連接在所述驅動模塊(1)的第二輸入端INN與所述第七NMOS管NM7的源極之間；

所述第四NMOS管NM4的漏極連接所述第五NMOS管NM5的源極，所述第二電阻R2的一端輸入第四偏置電壓V_BIAS4，另一端連接所述第四NMOS管NM4的柵極；所述第九NMOS管NM9的漏極連接所述第十NMOS管NM10的源極，所述第五電阻R5的一端輸入第四偏置電壓V_BIAS4，另一端連接所述第九NMOS管NM9的柵極；

所述第五NMOS管NM5的漏極和所述第十NMOS管NM10的漏極均連接電源端VDD，所述第三電阻R3的一端輸入第五偏置電壓V_BIAS5，另一端連接所述第五NMOS管NM5的柵極；所述第六電阻R6的一端輸入第五偏置電壓V_BIAS5，另一端連接所述第十NMOS管NM10的柵極；

所述第三電容C3連接在所述驅動模塊(1)的第一輸入端INP與所述第四NMOS管NM4的柵極之間，所述第四電容C4連接在所述第四NMOS管NM4的柵極與所述第五NMOS管NM5的柵極之間，所述第七電容C7連接在所述驅動模塊(1)的第二輸入端INN與所述第九NMOS管NM9的柵極之間，所述第八電容C8連接在所述第九NMOS管NM9的柵極與所述第十NMOS管NM10的柵極之間。