[發(fā)明專利]時鐘信號的驗證方法及裝置、設(shè)備和介質(zhì)

在審

• 申請?zhí)枺?/td>: 202111554647.5
• 申請日: 2021-12-17
• 公開（公告）號: CN114239483A
• 公開（公告）日: 2022-03-25
• 發(fā)明（設(shè)計）人: 張志文
• 申請（專利權(quán)）人: 昆侖芯（北京）科技有限公司
• 主分類號: G06F30/398
• 分類號: G06F30/398;G06F30/396
• 代理公司: 北京市漢坤律師事務(wù)所 11602
• 代理人: 姜浩然;吳麗麗

本公開提供了一種時鐘信號的驗證方法及裝置、設(shè)備和介質(zhì)，涉及計算機技術(shù)領(lǐng)域，尤其涉及芯片技術(shù)領(lǐng)域。實現(xiàn)方案為：創(chuàng)建目標(biāo)芯片的時鐘信息表，所述時鐘信息表包括至少一個待驗證時鐘信號及其驗證信息之間的映射關(guān)系；以及對所述至少一個待驗證時鐘信號執(zhí)行驗證操作，其中，所述驗證操作包括：在測試場景下，基于所述時間信息表對所述至少一個待驗證時鐘信號進行采樣，以得到每一個待驗證時鐘信號的第一采樣信號；至少基于所述至少一個待驗證時鐘信號各自的第一采樣信號和驗證信息，對所述至少一個待驗證時鐘信號進行驗證；以及基于所述至少一個待驗證時鐘信號的驗證結(jié)果，確定所述目標(biāo)芯片的時鐘信號傳輸是否正確。

技術(shù)領(lǐng)域

本公開涉及計算機技術(shù)領(lǐng)域，尤其涉及芯片技術(shù)領(lǐng)域，具體涉及一種時鐘信號的驗證方法、裝置、電子設(shè)備、計算機可讀存儲介質(zhì)和計算機程序產(chǎn)品。

背景技術(shù)

在當(dāng)前的芯片領(lǐng)域，系統(tǒng)級芯片由于強大的功能一直主導(dǎo)著技術(shù)的發(fā)展方向。隨著各種功能的集成，系統(tǒng)級芯片往往存在非常復(fù)雜的時鐘信號分布，用以控制不同功能模塊的工作節(jié)奏。這些時鐘信號是芯片正常工作的根本保證，一旦出現(xiàn)時鐘信號和設(shè)計預(yù)期不匹配的情況，芯片可能無法正常工作。因此，時鐘信號的驗證是十分重要的。

在此部分中描述的方法不一定是之前已經(jīng)設(shè)想到或采用的方法。除非另有指明，否則不應(yīng)假定此部分中描述的任何方法僅因其包括在此部分中就被認(rèn)為是現(xiàn)有技術(shù)。類似地，除非另有指明，否則此部分中提及的問題不應(yīng)認(rèn)為在任何現(xiàn)有技術(shù)中已被公認(rèn)。

發(fā)明內(nèi)容

本公開提供了一種時鐘信號的驗證方法、裝置、電子設(shè)備、計算機可讀存儲介質(zhì)和計算機程序產(chǎn)品。

根據(jù)本公開的一方面，提供了一種時鐘信號的驗證方法，包括：創(chuàng)建目標(biāo)芯片的時鐘信息表，所述目標(biāo)芯片包括至少一個目標(biāo)模塊，所述時鐘信息表包括所述至少一個目標(biāo)模塊相應(yīng)的至少一個待驗證時鐘信號及其驗證信息之間的映射關(guān)系；以及對所述至少一個待驗證時鐘信號執(zhí)行驗證操作，其中，所述驗證操作包括：在測試場景下，基于所述時間信息表對所述至少一個待驗證時鐘信號進行采樣，以得到每一個待驗證時鐘信號的第一采樣信號；至少基于所述至少一個待驗證時鐘信號各自的第一采樣信號和驗證信息，對所述至少一個待驗證時鐘信號進行驗證；以及基于所述至少一個待驗證時鐘信號的驗證結(jié)果，確定所述目標(biāo)芯片的時鐘信號傳輸是否正確。

根據(jù)本公開的另一方面，提供了一種時鐘信號的驗證裝置，包括：時鐘信息表創(chuàng)建單元，被配置用于創(chuàng)建目標(biāo)芯片的時鐘信息表，所述目標(biāo)芯片包括至少一個目標(biāo)模塊，所述時鐘信息表包括所述至少一個目標(biāo)模塊相應(yīng)的至少一個待驗證時鐘信號及其驗證信息之間的映射關(guān)系；以及時鐘檢查器，被配置用于對所述至少一個待驗證時鐘信號執(zhí)行驗證操作，其中，所述時鐘檢查器包括：采樣子單元，被配置用于在測試場景下，基于所述時間信息表對所述至少一個待驗證時鐘信號進行采樣，以得到每一個待驗證時鐘信號的第一采樣信號；驗證子單元，被配置用于至少基于所述至少一個待驗證時鐘信號各自的第一采樣信號和驗證信息，對所述至少一個待驗證時鐘信號進行驗證；以及確定子單元，被配置用于基于所述至少一個待驗證時鐘信號的驗證結(jié)果，確定所述目標(biāo)芯片的時鐘信號傳輸是否正確。

根據(jù)本公開的另一方面，提供了一種電子設(shè)備，包括：至少一個處理器；以及與所述至少一個處理器通信連接的存儲器；其中所述存儲器存儲有可被所述至少一個處理器執(zhí)行的指令，所述指令被所述至少一個處理器執(zhí)行，以使所述至少一個處理器能夠執(zhí)行上述時鐘信號的驗證方法。

根據(jù)本公開的另一方面，提供了一種存儲有計算機指令的非瞬時計算機可讀存儲介質(zhì)，其中，所述計算機指令用于使所述計算機執(zhí)行上述時鐘信號的驗證方法。

根據(jù)本公開的另一方面，提供了一種計算機程序產(chǎn)品，包括計算機程序，其中，計算機程序在被處理器執(zhí)行時能夠?qū)崿F(xiàn)上述時鐘信號的驗證方法。

根據(jù)本公開的一個或多個實施例，可以提高時鐘信號的驗證效率。