[發(fā)明專(zhuān)利]一種對(duì)SRAM型FPGA進(jìn)行配置、回讀和刷新的電路和操作方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202111550030.6
• 申請(qǐng)日: 2021-12-17
• 公開(kāi)（公告）號(hào): CN114237122A
• 公開(kāi)（公告）日: 2022-03-25
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請(qǐng)（專(zhuān)利權(quán)）人: 合肥騰芯微電子有限公司
• 主分類(lèi)號(hào): G05B19/042
• 分類(lèi)號(hào): G05B19/042
• 代理公司: 合肥和瑞知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 34118
• 代理人: 王挺

1.一種對(duì)SRAM型FPGA進(jìn)行配置、回讀和刷新的電路，其特征在于，電路包括如下組件：存儲(chǔ)控制器、串口模塊(4)、數(shù)據(jù)通路(5)、FPGA接口模塊(6)、狀態(tài)機(jī)(8)；

所述數(shù)據(jù)通路(5)為存儲(chǔ)控制器與FPGA接口模塊(6)之間，存儲(chǔ)控制器與串口模塊(4)之間，以及FPGA接口模塊(6)與串口模塊(4)之間進(jìn)行數(shù)據(jù)交互的雙向數(shù)據(jù)傳輸通路；

所述存儲(chǔ)控制器用于讀取存儲(chǔ)器中的數(shù)據(jù)并通過(guò)數(shù)據(jù)通路(5)發(fā)送給串口模塊(4)或FPGA接口模塊(6)；

所述串口模塊(4)與上位機(jī)之間雙向通訊連接，用于向上位機(jī)發(fā)送數(shù)據(jù)，以及接收上位機(jī)所發(fā)送的信息，所接收的信息內(nèi)容包括指令、地址、數(shù)據(jù)、控制信息、狀態(tài)信息；所述串口模塊(4)通過(guò)數(shù)據(jù)通路(5)將數(shù)據(jù)發(fā)送至對(duì)應(yīng)的地址中；所述串口模塊(4)還與狀態(tài)機(jī)(8)相連接，將上位機(jī)所發(fā)送的指令、控制信息、狀態(tài)信息發(fā)送至狀態(tài)機(jī)(8)；

所述FPGA接口模塊(6)用于通過(guò)數(shù)據(jù)通路(5)接收存儲(chǔ)控制器所發(fā)送的數(shù)據(jù)即存儲(chǔ)器中的數(shù)據(jù)，對(duì)FPGA進(jìn)行配置；所述FPGA接口模塊(6)還用于通過(guò)數(shù)據(jù)通路(5)接收串口模塊(4)所發(fā)送的數(shù)據(jù)，對(duì)FPGA進(jìn)行配置；

所述FPGA接口模塊(6)用于對(duì)FPGA進(jìn)行回讀，獲取FPGA的回讀數(shù)據(jù)；所述FPGA接口模塊(6)還用于通過(guò)數(shù)據(jù)通路(5)向串口模塊(4)發(fā)送FPGA的回讀數(shù)據(jù)；

所述FPGA接口模塊(6)用于對(duì)FPGA的回讀數(shù)據(jù)進(jìn)行比對(duì)，即將FPGA的回讀數(shù)據(jù)與存儲(chǔ)器中的數(shù)據(jù)或串口模塊(4)所發(fā)送的數(shù)據(jù)進(jìn)行比對(duì)，若一致，則表示FPGA功能正常，F(xiàn)PGA的配置數(shù)據(jù)正確；若不一致，則FPGA的配置數(shù)據(jù)錯(cuò)誤；所述FPGA接口模塊(6)還用于利用存儲(chǔ)器中的數(shù)據(jù)或串口模塊(4)所發(fā)送的數(shù)據(jù)對(duì)FPGA的配置數(shù)據(jù)進(jìn)行刷新；

所述狀態(tài)機(jī)(8)分別與存儲(chǔ)控制器以及電路中的其他各個(gè)組件相連接，所述狀態(tài)機(jī)(8)用于接收串口模塊(4)所發(fā)送的指令、控制信息、狀態(tài)信息；所述狀態(tài)機(jī)(8)用于對(duì)電路中的各個(gè)組件進(jìn)行控制；所述狀態(tài)機(jī)(8)用于獲取電路中的各個(gè)組件的工作狀態(tài)/參數(shù)。

2.根據(jù)權(quán)利要求1所述的一種對(duì)SRAM型FPGA進(jìn)行配置、回讀和刷新的電路，其特征在于，所述存儲(chǔ)控制器還用于通過(guò)數(shù)據(jù)通路(5)接收串口模塊(4)所發(fā)送的數(shù)據(jù)并寫(xiě)入對(duì)應(yīng)的存儲(chǔ)器中。