[發明專利]基于CPU-GPU異構架構的數據處理方法、設備以及存儲介質

有效

• 申請號: 202111539679.8
• 申請日: 2021-12-15
• 公開（公告）號: CN114880109B
• 公開（公告）日: 2023-04-14
• 發明（設計）人: 魯真妍;楊永魁;喻之斌
• 申請（專利權）人: 中國科學院深圳先進技術研究院
• 主分類號: G06F9/50
• 分類號: G06F9/50
• 代理公司: 深圳市銘粵知識產權代理有限公司 44304
• 代理人: 孫偉峰;武岑飛

1.一種基于CPU-GPU異構架構的數據處理方法，其特征在于，所述數據處理方法包括：

獲取零知識證明的計算任務；

將所述零知識證明的計算任務分為三個階段，分別為SYNTHESIZE階段、FFT階段以及MULTIEXP階段，其中，MULTIEXP階段根據輸入數據的不同劃分為MULTIEXP?A階段、MULTIEXPB階段和MULTIEXP?C階段；

將所述零知識證明的數據輸入到SYNTHESIZE階段進行處理，并將SYNTHESIZE階段的輸出數據分別輸入FFT階段、MULTIEXP?B階段和MULTIEXP?C階段，其中，所述MULTIEXP?B階段和所述MULTIEXP?C階段沒有數據依賴關系，所述FFT階段和所述MULTIEXP?A階段具有數據依賴關系；

將所述FFT階段的輸出數據輸入到MULTIEXP?A階段，所述MULTIEXP?A階段輸出第一證明信息；

將所述MULTIEXP?B階段和所述MULTIEXP?C階段并行處理，分別輸出第二證明信息和第三證明信息；

結合所述第一證明信息、所述第二證明信息和所述第三證明信息生成最終的證明結果；

其中，所述數據處理方法還包括：

計算單次GPU任務的理論數據最大處理量；

基于所述理論數據最大處理量確定單次GPU處理的數據量；

其中，通過以下公式計算出單次GPU任務的理論數據最大處理量：

，

其中，為GPU的顯存大小，為實際線程數與GPU最大并行線程數的比值，為GPU中流處理器的數量，用于表示GPU的總線程數，為GPU一個窗口的大小，為GPU一個桶的大小，為一個標量數據的大小，為一個向量數據的大小。

2.根據權利要求1所述的數據處理方法，其特征在于，

所述數據處理方法還包括：

將輸入所述FFT階段的數據劃分為若干份子數據；

通過所述FFT階段處理第一份子數據，得到第一份輸出子數據；

在通過所述FFT階段處理第二份子數據的同時，將所述第一份輸出子數據傳輸給所述MULTIEXP?A階段進行數據處理，直至完成所有子數據的處理和傳輸。

3.根據權利要求1所述的數據處理方法，其特征在于，

所述數據處理方法，還包括；

在CPU對FFT階段和MULTIEXP階段的數據預處理期間，將重復使用的參數讀取提前并行化進行。

4.根據權利要求1所述的數據處理方法，其特征在于，

所述單次GPU任務的理論數據最大處理量，包括：

獲取所述GPU的總顯存；

計算所述GPU中線程占用的第一顯存；

基于所述總顯存和所述第一顯存的差值，獲取所述GPU的剩余顯存；

基于所述GPU的剩余顯存與所述輸入數據的數據量的比值，獲取所述理論數據最大處理量。

5.根據權利要求4所述的數據處理方法，其特征在于，

所述計算所述GPU中線程占用的第一顯存，包括：

獲取所述GPU的總線程數；

基于所述GPU中一個線程中的存儲單元大小以及存儲單元數量，計算一個線程的第二顯存；

基于所述總線程數和所述第二顯存，計算所述第一顯存。

6.根據權利要求5所述的數據處理方法，其特征在于，

所述數據處理方法，還包括：

增加所述GPU的總線程數；

基于所述GPU增加的總線程數提高所述單次GPU處理的數據量，以使所述GPU的傳輸次數減少。

7.根據權利要求1所述的數據處理方法，其特征在于，

所述CPU-GPU異構架構中的CPU負責邏輯控制和數據的預處理，GPU負責處理密集且可并行化的計算。

8.一種終端設備，其特征在于，所述終端設備包括存儲器和處理器，其中，所述存儲器與所述處理器耦接；

其中，所述存儲器用于存儲程序數據，所述處理器用于執行所述程序數據以實現權利要求1-7任一項所述的數據處理方法。

9.一種計算機存儲介質，其特征在于，所述計算機存儲介質用于存儲程序數據，所述程序數據在被處理器執行時，用以實現權利要求1-7任一項所述的數據處理方法。