[發明專利]CIS芯片的封裝方法

在審

• 申請號: 202111528175.6
• 申請日: 2021-12-14
• 公開（公告）號: CN114256279A
• 公開（公告）日: 2022-03-29
• 發明（設計）人: 蔡小虎;溫建新;葉紅波;史海軍
• 申請（專利權）人: 上海集成電路研發中心有限公司;上海集成電路裝備材料產業創新中心有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146;B29C39/26;B29C39/10
• 代理公司: 上海恒銳佳知識產權代理事務所(普通合伙) 31286
• 代理人: 黃海霞

本發明提供了一種CIS芯片的封裝方法，包括將CIS芯片貼裝于基板上；將蓋板貼于CIS芯片的感光區域；通過鍵合絲實現焊盤與引腳的連接；將模具蓋在基板上，并使CIS芯片以及引腳均置于模位內；向模位內注膠或塑封料，以覆蓋位于模位內的裸露的芯片位表面、鍵合絲以及裸露的CIS芯片表面；去除模具，然后進行揭膜和撿片，以完成對CIS芯片的封裝，基板呈平板狀，去除了臺支結構，并且將模具蓋在基板上，并使CIS芯片以及引腳均置于模位內，向模位內注膠或塑封料，以覆蓋位于模位內的裸露的芯片位表面、鍵合絲以及裸露的CIS芯片表面，去除了空腔，提高了整體的結合力，芯片位的邊界形成有減薄痕，無需進行厚道切割，從而改善了翹曲。

技術領域

本發明涉及半導體封裝技術領域，尤其涉及一種CIS芯片的封裝方法。

背景技術

圖1為現有技術中封裝結構的示意圖。圖2為現有技術的封裝流程圖。如圖1所示，管殼100一般為框架形，芯片在封裝時，可通過銀漿連接在管殼100內的底面位置上。在芯片102表面四周的邊緣位置上設有多個焊盤，同時在管殼100內底面四周的邊緣位置上環繞芯片102對應設置有多個引腳101。通過鍵合線103將焊盤和對應引腳101進行連接，玻璃蓋板104蓋于所述管殼100上。

如圖2所示，現有的封裝流程包括芯片減薄、劃片、裝片、鍵合、玻璃封裝等環節，其應用如圖1所述的管殼100，并最終形成如圖1所示封裝結構。

上述封裝技術中，框架中具有臺支、空腔等，整體結合力差，鍵合絲懸空容易斷裂，并且若采用單獨管殼單價高，開模費較大，若采用長條基板則切割應力大，容易造成翹曲，會影響后續表面貼裝技術(Surface Mounted Technology，SMT)進程。

因此，有必要提供一種新型的CIS芯片的封裝方法以解決現有技術中存在的上述問題。

發明內容

本發明的目的在于提供一種CIS芯片的封裝方法，減少空腔，提高整體結合力，并且無需進行厚道切割，從而改善翹曲。

為實現上述目的，本發明的所述CIS芯片的封裝方法，包括：

提供CIS芯片、蓋板、基板和模具，所述CIS芯片上形成有多個焊盤，所述基板呈平板狀，且所述基板上具有至少一個與所述CIS芯片相適配的芯片位，所述芯片位的邊界形成有減薄痕，所述芯片位上形成有與所述焊盤一一對應的引腳，所述模具呈平板狀，且所述模具上形成有貫穿所述模具的模位，所述模位的形狀與所述芯片位相適配，所述模具的厚度大于所述CIS芯片的厚度；

將所述CIS芯片貼裝于所述基板上；

將所述蓋板貼于所述CIS芯片的感光區域；

通過鍵合絲實現所述焊盤與所述引腳的連接；

將所述模具蓋在所述基板上，并使所述CIS芯片以及引腳均置于所述模位內；

向所述模位內注膠或塑封料，以覆蓋位于所述模位內的裸露的芯片位表面、所述鍵合絲以及裸露的CIS芯片表面；

去除所述模具，然后進行揭膜和撿片，以完成對所述CIS芯片的封裝。

所述封裝方法的有益效果在于：所述基板呈平板狀，去除了臺支結構，并且將所述模具蓋在所述基板上，并使所述CIS芯片以及引腳均置于所述模位內，向所述模位內注膠或塑封料，以覆蓋位于所述模位內的裸露的芯片位表面、所述鍵合絲以及裸露的CIS芯片表面，去除了空腔，提高了整體的結合力，所述芯片位的邊界形成有減薄痕，無需進行厚道切割，從而改善了翹曲。

可選地，所述芯片位上設有與所述CIS芯片相適配的芯片粘貼位，所述引腳位于所述芯片粘貼位之外，所述將所述CIS芯片貼于所述基板上，包括：在所述芯片粘貼位上點膠，然后將所述CIS芯片覆蓋于所述芯片粘貼位上。其有益效果在于：便于精準固定所述CIS芯片的位置。