[發明專利]一種前饋式多位量化Σ-Δ調制器

在審

• 申請號: 202111507878.0
• 申請日: 2021-12-10
• 公開（公告）號: CN114157304A
• 公開（公告）日: 2022-03-08
• 發明（設計）人: 吳傳奇;龍善麗;童紫平;顧逸塵;賀克軍;張慧
• 申請（專利權）人: 中國兵器工業集團第二一四研究所蘇州研發中心
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 蘇州創元專利商標事務所有限公司 32103
• 代理人: 范晴;孫佳佳

1.一種前饋式多位量化Σ-Δ調制器，其特征在于，包括依次連接的四級積分器A、B、C、D和一個多位量化器，多位量化器輸出端通過依次串接的DEM邏輯單元和反饋DAC單元反饋到積分器A的輸入端；積分器D同時完成對其他積分器的前饋信號求和以及積分放大。

2.根據權利要求1所述的前饋式多位量化Σ-Δ調制器，其特征在于，所述積分器A、B、C、D的增益系數分別為c1、c2、c3、c4，積分器A、B、C的前饋系數分別為a13、a23、a33，調制器的系統傳輸函數為：

Y(z)＝STF(z)X(z)+NTF(z)E(z)

其中X(z)為輸入信號，E(z)為量化噪聲，信號傳遞函數和噪聲傳遞函數分別為：

可以得到該調制器對信號是低通輸出，而對量化噪聲進行了高通濾波處理，實現了高階噪聲整形。

3.根據權利要求2所述的前饋式多位量化Σ-Δ調制器，其特征在于，第四級的積分器D為積分求和電路，包括前饋正相三輸入電路、前饋反相三輸入電路、積分信號輸入電路、兩個積分電容C_i和一個運算放大器OTA；

前饋正相三輸入電路和前饋反相三輸入電路分別接收前三級積分器輸出的正相和反相前饋信號(ff_₁i_pn,ff_i_1nn)、(ff_in_2p,ff_in_2n)、(ff_in_3p,ff_in_3n)；前饋正相三輸入電路和前饋反相三輸入電路與積分電容C_i、運算放大器OTA構成同相放大器，完成前饋信號的加權放大；積分信號輸入電路接收前級積分電路輸出信號(V_inp,V_inn)；積分信號輸入電路與運算放大器OTA和電容C_i構成同相積分放大器電路，完成第三級積分器輸出信號的同相積分放大；最終實現了前饋信號(ff_i_1pn,ff_i₁n_n)、(ff_in_2p,ff_in_2n)、(ff_in_3p,ff_in_3n)與積分放大信號的加權求和。

4.根據權利要求3所述的前饋式多位量化Σ-Δ調制器，其特征在于，第一級的積分器A，包括采樣電路C_1a、C_1b和C_2a、C_2b，積分信號輸入電路、兩個積分電容C_i1和一個運算放大器OTA；

在運算放大器OTA輸入端、輸出端分別設置輸入斬波電路input chopper、輸出斬波電路out chopper；采用兩個不交疊時鐘開關P1和P2，當P1開關閉合時，采樣電路C_2a和C_2b進入采樣階段，積分器此時將C_1a和C_1b上的信號進行積分，當P2開關閉合時，采樣電路C_1a和C_1b進入采樣階段，積分器此時將C_2a和C_2b上的信號進行積分。

5.根據權利要求4所述的前饋式多位量化Σ-Δ調制器，其特征在于，所述多位量化器，采用的3-bit量化器，為產生3-bit、即8個臺階的量化數值；包括7個比較器，比較器參考基準電壓通過電阻網絡對基準Vref+進行分壓來得到。