[發明專利]一種帶隙基準電路

有效

• 申請號: 202111505896.5
• 申請日: 2021-12-10
• 公開（公告）號: CN114115422B
• 公開（公告）日: 2023-10-20
• 發明（設計）人: 殷寧淳
• 申請（專利權）人: 河南省科學院集成電路研究所
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝;趙尤斌

1.一種帶隙基準電路(100)，包括：

基準單元(110)，包括第一雙極型晶體管(Q1)和第二雙極型晶體管(Q2)，所述基準單元(110)被配置為基于第一雙極型晶體管(Q1)的基極-發射極電壓與所述第二雙極型晶體管(Q2)的基極-發射極電壓之間的電壓差來生成第一補償電流(Ic1)；

第一場效應晶體管(M1)，被配置為在其柵極和源極之間施加隨溫度升高的電壓以在其漏極生成第二補償電流(Ic2)；以及

基準輸出端(V_BG)，被配置為輸出基準電位，所述基準電位基于一個雙極型晶體管的基極-發射極電壓、所述第一補償電流(Ic1)和所述第二補償電流(Ic2)而被確定。

2.根據權利要求1所述的帶隙基準電路(100)，其中所述基準單元(110)還包括運算放大器(111)，所述第一雙極型晶體管(Q1)在第一節點(N1)處耦合到所述運算放大器(111)的一個輸入端，并且所述第二雙極型晶體管(Q2)經由第一電阻(R1)在第二節點(N2)處耦合到所述運算放大器(111)的另一輸入端，所述第一電阻(R1)被施加所述電壓差而生成所述第一補償電流(Ic1)。

3.根據權利要求2所述的帶隙基準電路(100)，還包括：

第一調制單元(120)，耦合在所述第一節點(N1)和所述第二節點(N2)與所述運算放大器(111)的兩個輸入端(POS、NEG)之間，并且被配置為基于時鐘信號(clk)將所述第一節點(N1)交替耦合到所述兩個輸入端(POS、NEG)、以及將所述第二節點(N2)相對于所述第一節點(N1)互補地交替耦合到所述兩個輸入端(POS、NEG)；

第二調制單元(130)，被設置在所述運算放大器(111)內部，并且被配置為基于所述時鐘信號(clk)將所述運算放大器(111)的輸出端(Vi)交替耦合到構成差動對的兩個支路；以及

濾波單元(140)，耦合到所述運算放大器(111)的輸出端(Vi)，并且被配置為對所述運算放大器(111)的輸出進行濾波。

4.根據權利要求2或3所述的帶隙基準電路(100)，其中所述第一場效應晶體管(M1)包括N型場效應晶體管。

5.根據權利要求4所述的帶隙基準電路(100)，其中所述第一場效應晶體管(M1)的源極耦合到地電位，所述第一場效應晶體管(M1)的柵極經由第二電阻(R2)耦合到所述地電位，以及所述第一場效應晶體管(M1)的漏極耦合到第三節點(N3)，

其中所述第三節點(N3)還經由第三電阻(R3)和第四電阻(R4)分別耦合到所述第一節點(N1)和所述第二節點(N2)，并經由第五電阻(R5)耦合到所述基準輸出端(V_BG)，以使所述第一補償電流(Ic1)和所述第二補償電流(Ic2)流過包括第一電阻(R1)、第三電阻(R3)、第四電阻(R4)和第五電阻(R5)的電路支路，并且所述一個雙極型晶體管的所述基極-發射極電壓為所述第一雙極型晶體管(Q1)或所述第二雙極型晶體管(Q2)的基極-發射極電壓。

6.根據權利要求5所述的帶隙基準電路(100)，其中所述第二電阻(R2)和所述第五電阻(R5)中的至少一個電阻為可調電阻。

7.根據權利要求5所述的帶隙基準電路(100)，還包括：

第二場效應晶體管(M2)，其柵極和漏極分別耦合到所述運算放大器(111)的所述輸出端(Vi)和所述基準輸出端(V_BG)，以在其漏極生成與所述第一補償電流(Ic1)相關聯的第一電流(Ip1)；以及

第三場效應晶體管(M3)，與所述第二場效應晶體管(M2)共柵，以在所述第三場效應晶體管(M3)的漏極生成與所述第一電流(Ip1)成比例的第二電流(Ip2)，其中所述第三場效應晶體管(M3)的漏極被耦合到所述第二電阻(R2)，以使所述第二電流(Ip2)流過所述第二電阻(R2)而生成施加在所述第一場效應晶體管(M1)的柵極和源極之間的所述隨溫度升高的電壓。