[發明專利]采用可調曲率成形算法的數字多道脈沖幅度分析器

在審

• 申請號: 202111504901.0
• 申請日: 2021-12-10
• 公開（公告）號: CN114236595A
• 公開（公告）日: 2022-03-25
• 發明（設計）人: 胡銳;肖明
• 申請（專利權）人: 中廣核久源（成都）科技有限公司
• 主分類號: G01T1/36
• 分類號: G01T1/36
• 代理公司: 成都弘毅天承知識產權代理有限公司 51230
• 代理人: 楊保剛

本發明提供一種采用可調曲率成形算法的數字多道脈沖幅度分析器，包括模擬信號調節單元、FPGA單元、通訊電路；FPGA單元實現可調曲率成形算法，采用通用的數字梯形成形算法，通過成形時間調節、相位控制、線性疊加操作，合成為一種可調節上升沿和下降沿曲率的成形。該采用可調曲率成形算法的數字多道脈沖幅度分析器具有的優點如下：（1）可以調節參數控制上升沿及下降沿的曲率。改變曲率可獲得不同的成形形狀，例如三角、梯形、高斯、頂尖等常見且重要的核脈沖成形信號。（2）可以控制成形信號的平頂寬度，從而獲得彈道虧損免疫。（3）整個過程自動連續進行，算法均在FPGA內實現，具有較簡單實現邏輯。對硬件電路要求較低。

技術領域

本發明具體涉及一種采用可調曲率成形算法的數字多道脈沖幅度分析器。

背景技術

核儀器儀表和核輻射探測領域，多道脈沖幅度分析器可以進行能譜采集，采集的能譜可以用于核素鑒別、核素活度分析、劑量分析等。其中核脈沖成形算法可以對輸入的核信號進行濾波成形，提高系統的信噪比，便于后續的核脈沖幅度測量和計數率測量。在核電子學中，除了從提高信噪比著眼要求信號具有一定形狀外，其它方面對信號波形還有一定的要求。例如在高計數率時，希望成形波形比較窄而減少信號的重疊；在幅度分析時，希望成形波形頂部具有平頂而便于幅度準確測量，在時間分析時，希望信號的邊沿較陡而使定時準確。

常見的多道脈沖幅度分析器僅采用一種或兩種模擬或數字式核脈沖成形方法，難以通過靈活配置，實現不同波形的成形，滿足不同的成形需求。

本發明提出的數字多道脈沖幅度分析器的主要優勢在于內部采用的核脈沖成形技術可以通過調節成形信號的曲率可以成為三角、梯形、高斯、頂尖等常見且重要的成形信號。該算法在數字多道脈沖幅度分析器的FPGA芯片內進行算法實現，所有操作均采用數字化處理方式，具有方法簡單、系統實現簡單、成本低、多種成形脈沖可調等特點。

發明內容

本發明的目的在于針對現有技術的不足，提供一種采用可調曲率成形算法的數字多道脈沖幅度分析器，該采用可調曲率成形算法的數字多道脈沖幅度分析器可以很好地解決上述問題。

為達到上述要求，本發明采取的技術方案是：提供一種采用可調曲率成形算法的數字多道脈沖幅度分析器，該采用可調曲率成形算法的數字多道脈沖幅度分析器包括模擬信號調節單元、FPGA單元、通訊電路； FPGA單元實現可調曲率成形算法，采用通用的數字梯形成形算法，通過成形時間調節、相位控制、線性疊加操作，合成為一種可調節上升沿和下降沿曲率的成形。

該采用可調曲率成形算法的數字多道脈沖幅度分析器具有的優點如下：

（1）可以調節參數控制上升沿及下降沿的曲率。改變曲率可獲得不同的成形形狀，例如三角、梯形、高斯、頂尖等常見且重要的核脈沖成形信號。

（2）可以控制成形信號的平頂寬度，從而獲得彈道虧損免疫。

（3）整個過程自動連續進行，算法均在FPGA內實現，具有較簡單實現邏輯。對硬件電路要求較低。

附圖說明

此處所說明的附圖用來提供對本申請的進一步理解，構成本申請的一部分，在這些附圖中使用相同的參考標號來表示相同或相似的部分，本申請的示意性實施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中：

圖1示意性地示出了根據本申請一個實施例的采用可調曲率成形算法的數字多道脈沖幅度分析器的結構示意圖。

圖2示意性地示出了根據本申請一個實施例的采用可調曲率成形算法的數字多道脈沖幅度分析器的可調曲率成形算法的實現示意圖。

圖3示意性地示出了根據本申請一個實施例的采用可調曲率成形算法的數字多道脈沖幅度分析器的構建不同形狀成形信號的示意圖。

具體實施方式

為使本申請的目的、技術方案和優點更加清楚，以下結合附圖及具體實施例，對本申請作進一步地詳細說明。