[發明專利]一種基于光學檢測及自動修正一體化的芯片表面打孔方法

有效

• 申請號: 202111497407.6
• 申請日: 2021-12-09
• 公開（公告）號: CN113894445B
• 公開（公告）日: 2022-02-15
• 發明（設計）人: 趙迎賓;楊斌;郭嘉梁;華顯剛
• 申請（專利權）人: 廣東佛智芯微電子技術研究有限公司;廣東芯華微電子技術有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;B23K26/382;B23K26/70
• 代理公司: 廣州鼎賢知識產權代理有限公司 44502
• 代理人: 劉莉梅

本發明屬于光電集成芯片技術領域，公開一種基于光學檢測及自動修正一體化的芯片表面打孔方法，包括步驟：設計電路孔徑圖，將其圖像轉換為二值化黑白圖像A，將圖像A轉為矩陣數據a；固定芯片，獲取芯片坐標信息；根據電路孔徑圖和坐標信息，在芯片表面打孔；對打完孔的芯片進行拍照；將照片轉換為二值化黑白圖像B，并將圖像B轉為矩陣數據b；將矩陣數據a與矩陣數據b進行比對作差，若作差結果為零矩陣，則結束，否則進入下一步驟；記錄作差結果中的非零部分，找到對應的像素點位置，記錄位置坐標并匯總；根據匯總后的位置坐標，采用打孔設備對芯片表面進行補償式打孔，直至作差結果為零矩陣。本發明可有效提升單批次芯片通孔率和檢測效率。

技術領域

本發明屬于光電集成芯片技術領域，具體涉及一種基于光學檢測及自動修正一體化的芯片表面打孔方法。

背景技術

近年來，大板級扇出型封裝技術取得了長足的進展，大板級扇出型封裝技術具有表面積小、厚度小、管腳數密度高、較低的熱阻抗、電氣性能優異等特點，可以實現系統級封裝及3D封裝的大數量低成本化制造，可更好滿足終端市場對產品效能和體積的需求。在大板級扇出型封裝工藝過程中，需要將邏輯芯片表面按照設計好的電路圖在其表面進行打孔（TSV），不但可以實現多芯片之間的互連，還可以實現芯片不同線路層之間的電路導通。

由于在芯片表面需要打孔的數量巨大，因此現有的打孔技術是采用激光對芯片表面進行“圓圈式”打孔方法，這種方法在對芯片表面進行打孔時，存在著某些孔徑不能完全打通、孔徑導通率低的情況。如圖1和圖2所示，圖中箭頭所指的白色像素點即為偽通孔（未被導通的通孔）。如果芯片中存在偽通孔，并且不及時進行修正的話，就會導致芯片的通孔率降低，使得芯片失效，最終導致單批次封裝芯片過程中的整體良率降低。

此外，當下對芯片表面打孔的方法是采用“激光打孔——顯微鏡下人工檢測——人工或設備修補”的方法。這種方法需要消耗大量的時間，會使得芯片在生產和封裝過程中的整體效率降低。

發明內容

本發明的目的在于提供一種基于光學檢測及自動修正一體化的芯片表面打孔方法，可以有效提升單批次的芯片通孔率和檢測效率。

為達此目的，本發明采用以下技術方案：

提供一種基于光學檢測及自動修正一體化的芯片表面打孔方法，包括以下步驟：

S10、設計待打孔的芯片的電路孔徑圖，將所述電路孔徑圖對應的圖像轉換為二值化黑白圖像A，根據像素點將圖像A轉換為矩陣數據a；

S20、固定待打孔的芯片，獲取所述芯片的坐標信息；

S30、根據所設計的電路孔徑圖和所述坐標信息，采用打孔設備在所述芯片表面進行打孔；

S40、采用拍照設備對打完孔的芯片進行拍照，并存儲照片；

S50、將所述照片轉換為二值化黑白圖像B，并根據像素點將圖像B轉換為矩陣數據b；

S60、將所述矩陣數據a與所述矩陣數據b進行比對：以所述矩陣數據a的數據組為基準，對所述矩陣數據b的數據組進行作差，若作差結果為零矩陣，則結束，否則進入步驟S70；

S70、記錄作差結果中的非零部分，找到對應的像素點位置，記錄其位置坐標并匯總；

S80、根據匯總后的位置坐標，采用打孔設備對芯片表面進行補償式打孔，重復步驟S40，直至作差結果為零矩陣。

作為基于光學檢測及自動修正一體化的芯片表面打孔方法的一種優選方案，所述打孔設備為激光打孔器。

作為基于光學檢測及自動修正一體化的芯片表面打孔方法的一種優選方案，所述拍照設備為高分辨率線陣CCD相機。