[發(fā)明專利]一種適用于衛(wèi)星基帶處理芯片的抗干擾信道解調(diào)加速器

在審

• 申請?zhí)枺?/td>: 202111478848.1
• 申請日: 2021-12-07
• 公開（公告）號: CN114124199A
• 公開（公告）日: 2022-03-01
• 發(fā)明（設(shè)計(jì)）人: 馮昊軒;王力權(quán);王力男;張慶業(yè);周微
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第五十四研究所
• 主分類號: H04B7/185
• 分類號: H04B7/185
• 代理公司: 河北東尚律師事務(wù)所 13124
• 代理人: 王文慶;曲佳穎

本發(fā)明公開了一種適用于衛(wèi)星基帶處理芯片的抗干擾信道解調(diào)加速器，由數(shù)據(jù)處理模塊、算法處理模塊、控制信息寄存器和數(shù)據(jù)信息寄存器等組成。輸入的基帶采樣數(shù)據(jù)由加速器集成控制器緩存于數(shù)據(jù)信息寄存器中，由控制信息寄存器配置各項(xiàng)參數(shù)，數(shù)據(jù)處理模塊完成參數(shù)處理、信道識別和數(shù)據(jù)格式化等功能，算法處理模塊完成頻率字生成、獨(dú)特字均衡、數(shù)據(jù)字解調(diào)和定時(shí)字計(jì)算等功能和過程中所需的信號運(yùn)算，最終結(jié)果寫回?cái)?shù)據(jù)處理模塊。該解調(diào)加速器算法配置靈活，資源利用高效，能夠快速的完成抗干擾信道信號解調(diào)處理算法，特別是針對離散多子載波傳輸體制衛(wèi)星通信系統(tǒng)的反向載波信號解調(diào)做了特別優(yōu)化，適用于相關(guān)基帶處理芯片設(shè)計(jì)使用。

技術(shù)領(lǐng)域

本發(fā)明涉及一種適用于衛(wèi)星基帶處理芯片的抗干擾信道解調(diào)加速器，特別適用于采用離散多子載波抗干擾傳輸體制衛(wèi)星通信系統(tǒng)的衛(wèi)星通信系統(tǒng)基帶處理芯片。

背景技術(shù)

衛(wèi)星通信傳輸距離遠(yuǎn)，信號強(qiáng)度差，信噪比低，要實(shí)現(xiàn)可靠傳輸，依賴于物理層的可靠的同步、解調(diào)和譯碼等處理過程，其中解調(diào)性能對通信系統(tǒng)誤碼性能和穩(wěn)定性的影響較大。特別是在信道條件較差，或傳輸過程存在非協(xié)同干擾信號的情況下，要實(shí)現(xiàn)抗干擾的可靠通信傳輸，需要特殊設(shè)計(jì)的通信傳輸體制和針對這種體制設(shè)計(jì)的有效解調(diào)裝置。

衛(wèi)星通信基帶處理芯片，可分為星上處理芯片和地面用戶終端基帶處理芯片，主要功能是對星上或地面接收到的衛(wèi)星通信正反向信號進(jìn)行數(shù)字基帶的同步、解調(diào)和譯碼等。其中主要采用數(shù)字信號處理器完成物理層的基帶信號處理工作，由于衛(wèi)星通信基帶處理運(yùn)算量大、運(yùn)算時(shí)間有限，通用數(shù)字信號處理器和通用核處理器某些情況下不能完全勝任，而FPGA現(xiàn)場可編程門陣列雖然可用來進(jìn)行加速器原型的開發(fā)，但限于體積、功耗和穩(wěn)定一致性等問題，實(shí)際產(chǎn)品需要在處理器外采用專門設(shè)計(jì)的硬化邏輯模塊完成復(fù)雜功能，這些硬化邏輯模塊稱之為基帶硬件加速器或基帶協(xié)處理器。

硬件加速器針對性強(qiáng)，適用范圍有一定的專用特性。對于不同的衛(wèi)星通信協(xié)議，其物理層的差別較大，因此需要不同的加速器來匹配各種衛(wèi)星通信波形。目前多模芯片中一般會有多個(gè)通信加速器，即使統(tǒng)一設(shè)計(jì)為一個(gè)基帶加速器，也包含和協(xié)議標(biāo)準(zhǔn)一一對應(yīng)的專用加速單元。而對于同一個(gè)協(xié)議標(biāo)準(zhǔn)，硬件加速器也有不同的實(shí)現(xiàn)方案，不同實(shí)現(xiàn)方案的設(shè)計(jì)目標(biāo)和側(cè)重點(diǎn)也不盡相同。

對于陸地蜂窩網(wǎng)通信體制，業(yè)界已開發(fā)了若干基帶芯片和加速器，而對于衛(wèi)星通信系統(tǒng)，特別是我國自主設(shè)計(jì)的新一代衛(wèi)星通信體制，因?yàn)橛脩糨^少，領(lǐng)域較新，目前很少有研發(fā)專用體制芯片和加速器。對于我國新一代的高軌/低軌衛(wèi)星抗干擾通信系統(tǒng)，目前缺少可實(shí)時(shí)高性能處理離散多子載波抗干擾信道解調(diào)任務(wù)的基帶加速器或基帶芯片。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是針對下一代基于離散多子載波的抗干擾衛(wèi)星移動通信系統(tǒng)，提供一種適用于星上載荷和終端基帶的抗干擾信道解調(diào)加速器，主要完成該體制衛(wèi)星通信接收機(jī)頻率同步、定時(shí)同步和數(shù)據(jù)解調(diào)等過程。

本發(fā)明采用的技術(shù)方案為：

一種適用于衛(wèi)星基帶處理芯片的抗干擾信道解調(diào)加速器，包括數(shù)據(jù)處理模塊1、算法處理模塊2、控制信息寄存器3和數(shù)據(jù)信息寄存器4；

數(shù)據(jù)處理模塊1用于在加速器集成控制器的控制下，對控制信息寄存器3送入的多用戶控制參數(shù)進(jìn)行解析，完成參數(shù)處理、信道識別和數(shù)據(jù)格式化操作，生成本地?cái)?shù)據(jù)，并對數(shù)據(jù)信息寄存器4送入的多用戶數(shù)據(jù)信息進(jìn)行存取操作，將按需提取的用戶數(shù)據(jù)、本地生成數(shù)據(jù)和格式化的控制信息輸出至算法處理模塊2；還用于對算法處理模塊2輸出的數(shù)據(jù)字解調(diào)結(jié)果和定時(shí)字結(jié)果進(jìn)行緩存，并在加速器集成控制器的控制下對外輸出；

算法處理模塊2用于對數(shù)據(jù)處理模塊1送入的用戶數(shù)據(jù)、本地生成數(shù)據(jù)和格式化的控制信息進(jìn)行抗干擾解調(diào)算法處理，處理后得到數(shù)據(jù)字解調(diào)結(jié)果和定時(shí)字結(jié)果,并將處理結(jié)果輸出至數(shù)據(jù)處理模塊1；

控制信息寄存器3包括多個(gè)寄存器組，用于將加速器集成控制器或處理器輸入的多用戶控制參數(shù)按照一定格式存儲，供數(shù)據(jù)處理模塊1讀取使用；