[發明專利]單層多晶嵌入式非揮發存儲單元、存儲陣列及其工作方法

有效

• 申請號: 202111462132.2
• 申請日: 2021-12-03
• 公開（公告）號: CN113870927B
• 公開（公告）日: 2022-03-01
• 發明（設計）人: 高瑞彬;許軍;李真
• 申請（專利權）人: 蘇州貝克微電子有限公司;清華大學
• 主分類號: G11C16/04
• 分類號: G11C16/04;G11C16/10;G11C16/14;G11C16/26;H01L27/11521;H01L27/11524
• 代理公司: 北京三聚陽光知識產權代理有限公司 11250
• 代理人: 薛異榮

1.一種存儲單元，其特征在于，包括：

第一控制管、第一隧穿管和第一反相器，第一控制管的阱區接出第一控制端，所述第一隧穿管的阱區接出第一隧穿端，所述第一反相器包括類型相反的第一子晶體管和第二子晶體管，所述第一子晶體管的柵極、所述第二子晶體管的柵極、所述第一隧穿管的柵極和所述第一控制管的柵極連接構成第一浮柵節點；

第二控制管、第二隧穿管和第二反相器，第二控制管的阱區接出第二控制端，所述第二隧穿管的阱區接出第二隧穿端，所述第二反相器包括類型相反的第三子晶體管和第四子晶體管，所述第三子晶體管的柵極、所述第四子晶體管的柵極、所述第二隧穿管的柵極和所述第二控制管的柵極連接構成第二浮柵節點；

雙穩態單元，所述雙穩態單元包括：第一附加反相器和第二附加反相器，所述第一附加反相器的輸出端連接所述第二附加反相器的輸入端以及所述第三子晶體管和第四子晶體管的漏極，所述第二附加反相器的輸出端連接所述第一附加反相器的輸入端以及所述第一子晶體管和第二子晶體管的漏極；

讀出結構，所述讀出結構與所述第一附加反相器的輸出端和所述第二附加反相器的輸出端連接；

所述存儲單元應用于BCD工藝中。

2.根據權利要求1所述的存儲單元，其特征在于，所述第一子晶體管的源極連接電源電位；所述第二子晶體管的柵極與阱區之間的壓差適于在第一浮柵節點寫入數據“1”時小于所述第二子晶體管的隧穿電壓；

所述第三子晶體管的源極連接電源電位；所述第四子晶體管的柵極與阱區之間的壓差適于在第二浮柵節點寫入數據“1”時小于所述第四子晶體管的隧穿電壓。

3.根據權利要求1所述的存儲單元，其特征在于，所述第一附加反相器包括類型相反的第一附加晶體管和第二附加晶體管，所述第一附加晶體管的柵極和所述第二附加晶體管的柵極連接作為所述第一附加反相器的輸入端，所述第一附加晶體管的漏極和所述第二附加晶體管的漏極連接作為所述第一附加反相器的輸出端；

所述第二附加反相器包括類型相反的第三附加晶體管和第四附加晶體管，所述第三附加晶體管的柵極和所述第四附加晶體管的柵極連接作為所述第二附加反相器的輸入端，所述第三附加晶體管的漏極和所述第四附加晶體管的漏極連接作為所述第二附加反相器的輸出端；

所述第一附加晶體管的源極、所述第三附加晶體管的源極、所述第一子晶體管的源極以及所述第三子晶體管的源極連接且連接電源電位；所述第二附加晶體管的源極和所述第四附加晶體管的源極接地。

4.根據權利要求1所述的存儲單元，其特征在于，所述第一控制管的電容值與所述第一隧穿管的電容值的耦合比大于或者等于60%；所述第二控制管的電容值與所述第二隧穿管的電容值的耦合比大于或者等于60%。

5.根據權利要求1或4所述的存儲單元，其特征在于，所述第一控制管中柵極底部的溝道區的面積為所述第一隧穿管中柵極底部的溝道區的面積的10倍至30倍；所述第二控制管中柵極底部的溝道區的面積為所述第二隧穿管中柵極底部的溝道區的面積的10倍至30倍。

6.根據權利要求1所述的存儲單元，其特征在于，所述第一隧穿管的柵介質層的厚度為2nm~30nm；所述第二隧穿管的柵介質層的厚度為2nm~30nm。

7.根據權利要求1所述的存儲單元，其特征在于，所述第一隧穿管的阱區、第二隧穿管的阱區、第一控制管的阱區、第二控制管的阱區、第二子晶體管和第四子晶體管的阱區分立設置，且所述第一隧穿管的阱區、第二隧穿管的阱區、第一控制管的阱區、第二控制管的阱區、第二子晶體管和第四子晶體管的阱區均與第一子晶體管的阱區、第三子晶體管的阱區、雙穩態單元的阱區和讀出結構的阱區分立設置。