[發明專利]扇出型封裝方法和扇出型封裝結構

在審

• 申請號: 202111452504.3
• 申請日: 2021-12-01
• 公開（公告）號: CN114141726A
• 公開（公告）日: 2022-03-04
• 發明（設計）人: 徐玉鵬;何正鴻
• 申請（專利權）人: 甬矽電子（寧波）股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/56;H01L23/488;H01L21/60
• 代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463
• 代理人: 梁曉婷

本發明的實施例提供了一種扇出型封裝方法和扇出型封裝結構，涉及半導體封裝技術領域，其通過設置第二載具，結合第一載具，能夠在后續的塑封過程中提供強有力的支撐，并且第二載具能夠減少塑封時的回流沖擊，進而防止塑封體發生翹曲。此外，第二載具罩設在半導體器件外，半導體器件的下部由第一載具遮擋，上部由第二載具遮擋，從而能夠遮擋制備或運輸過程中的落塵，避免塑封前落塵與內部的半導體器件接觸而導致的ESD擊穿或者封裝中產生缺陷問題。并且，第二載具還可以作為轉運過程中的夾持對象，防止半導體器件的觸碰和損傷，并實現晶圓正面抓取，可以避免晶圓翻轉抓取，大幅提高晶圓加工效率。

技術領域

本發明涉及半導體封裝技術領域，具體而言，涉及一種扇出型封裝方法和扇出型封裝結構。

背景技術

隨著半導體行業的快速發展，各種封裝結構均得到充分發展，其中的扇出型晶圓級封裝技術(Fan-out wafer level package，FOWLP)廣泛應用于半導體行業中。在該封裝技術中，一般采用從晶圓切下單個芯片，然后到封裝一個載體晶圓上，主要優勢為高密度集成，封裝產品尺寸小，產品性能優越，信號傳輸頻率快等，fan out技術主要是實現多引腳輸出以及輸出引腳間距較小。

經發明人調研發現，扇出型晶圓芯片封裝過程中，容易存在塑封翹曲問題。同時，扇出型晶圓級芯片封裝對落塵管控苛刻，微小的落塵在芯片上極其容易導致ESD擊穿或者封裝中產生缺陷(例如產生空洞、芯片表面碎裂等)，影響產品質量。此外，常規的扇出型晶芯片在制作過程中需要進行多個翻轉動作來進行正面或者背面加工，現有技術中(芯片面朝上、芯片面朝下)只存在一種載具防止芯片制程中的翹曲問題和保護芯片底部(方便夾取)，其另一面芯片無法進行保護和夾取，導致存在諸多運輸問題。

發明內容

本發明的目的包括，例如，提供了一種扇出型封裝方法和扇出型封裝結構，其能夠解決塑封翹曲問題，并防止落塵產生缺陷，提高了產品質量，同時便于運輸和翻轉，有助于提高生產效率。

本發明的實施例可以這樣實現：

第一方面，本發明提供一種扇出型封裝方法，包括：

在第一載具上貼裝半導體器件；

在所述第一載具上貼裝設置有支撐腳的第二載具，且使所述第二載具罩設在所述半導體器件外，所述支撐腳設置在所述第一載具上，并位于所述半導體器件的兩側；

在所述第一載具上塑封形成塑封體，且使所述塑封體包覆在所述半導體器件外，所述第二載具嵌設在所述塑封體內；

暴露所述半導體器件，以使所述半導體器件外露于所述塑封體；

在所述塑封體的一側形成布線組合層，所述布線組合層與所述半導體器件電性連接；

在所述布線組合層遠離所述塑封體的一側植球，以在所述布線組合層上形成焊球。

在可選的實施方式中，暴露所述半導體器件的步驟，包括：

剝離所述第一載具，以使所述半導體器件外露于所述塑封體；

其中，所述半導體器件上用于貼裝所述第一載具的一側表面設置有導電焊盤。

在可選的實施方式中，在所述塑封體的一側形成布線組合層的步驟，包括：

在所述塑封體的一側形成第一介質層，所述第一介質層覆蓋所述半導體器件；

在所述第一介質層上開槽形成第一凹槽，所述第一凹槽貫穿所述第一介質層，并貫通至所述導電焊盤；

在所述第一凹槽內形成第一金屬層，所述第一金屬層與所述導電焊盤電性連接；

在所述第一介質層遠離所述塑封體的一側形成第二介質層，所述第二介質層覆蓋所述第一金屬層；