[發明專利]一種可調鏈路損耗的芯片測試裝置及方法

在審

• 申請號: 202111433458.2
• 申請日: 2021-11-29
• 公開（公告）號: CN116184014A
• 公開（公告）日: 2023-05-30
• 發明（設計）人: 朱光;劉丹;盧增輝
• 申請（專利權）人: 蘇州盛科通信股份有限公司
• 主分類號: G01R21/06
• 分類號: G01R21/06;G01R21/00
• 代理公司: 蘇州集律知識產權代理事務所(普通合伙) 32269
• 代理人: 安紀平;王晶

本發明揭示了一種可調鏈路損耗的芯片測試裝置及方法，裝置包括測試板和若干個多通道鏈路子卡，測試板設有芯片連接器和若干個子卡連接器，多通道鏈路子卡可拆卸地裝配于子卡連接器上，多通道鏈路子卡包括若干個用于將待測芯片發出的信號環回至待測芯片內的測試回環鏈路，并且若干個多通道鏈路子卡中，至少存在兩個同一頻率下鏈路損耗不同的多通道鏈路子卡，或者至少存在兩個不同頻率下鏈路損耗不同的多通道鏈路子卡。本發明通過將測試所需的回環鏈路與測試板分開設計，使得一個測試板可搭配不同鏈路損耗的多通道鏈路子卡，無需單獨設計多種類型的測試板，只需設計不同鏈路損耗的多通道鏈路子卡即可，可降低芯片測試系統的復雜度和成本。

技術領域

本發明涉及芯片測試技術領域，尤其涉及一種可調鏈路損耗的芯片測試裝置及該芯片測試裝置測試芯片的方法。

背景技術

隨著摩爾定律的發展，芯片的密度和帶寬越來越高，如一些交換芯片具有128或者256個SerDes接口，每個SerDes接口包括發射端(TX)和接收端(RX)。這些SerDes接口支持的協議較多，其可支持著從1G到112G的多種協議，如IEEE802.3、OIF、SFF-8431等等。在實際使用過程中，通常需要測試芯片是否滿足所有的協議規范，也即測試這些SerDes接口是否滿足所有的協議規范。

目前，通過測試板來測試這些SerDes接口是否滿足所有的協議規范。在測試時，將待測芯片裝配至測試板上，并將芯片的每個SerDes接口引出并自環，這里的自環指的是每個SerDes中，發射端(TX)通過信號傳輸線與接收端(RX)相連，發射端(TX)發射的信號通過信號傳輸線環回至接收端(RX)中。這里信號傳輸走線的損耗需要按照芯片支持的最高速率的協議要求進行設計，以使信號傳輸走線的損耗與協議的規范相匹配，如一交換芯片支持的最高速率是IEEE802.3-2015上的規范100GBASE-KR4，其要求在12.9GHz時插損不超過35dB。在測試板使用M4板材時，信號傳輸走線的長度需要在35inch。當所有信號傳輸走線滿足35dB時進而可測試芯片的所有SerDes接口是否滿足需求。

然而，由于芯片中SerDes接口較多，導致信號傳輸線的數量也較多，使得測試板的設計難度及成本增加，如增加PCB的層數及尺寸等等。同時，由于測試板在生產加工時存在誤差以及因材料問題導致的無法精確控制損耗，導致測試板需要設計多次或者測試結果不準確。另外，目前的測試板僅能夠滿足一種協議的測試需求，為滿足不同協議的測試需求，需要設計多個測試板，使得成本增加。

發明內容

本發明的目的在于提供一種芯片測試裝置，可滿足不同協議的測試需求，具有成本低等優點，同時還提供一種芯片測試裝置實現芯片測試的方法。

為實現上述目的，本發明提出一種可調鏈路損耗的芯片測試裝置，所述芯片測試裝置包括測試板和若干個多通道鏈路子卡，其中，

所述測試板設有芯片連接器和若干個子卡連接器，所述芯片連接器用于裝配待測芯片，所述子卡連接器用于裝配多通道鏈路子卡；

所述多通道鏈路子卡可拆卸地裝配于子卡連接器上，所述多通道鏈路子卡包括若干個用于將待測芯片發出的信號環回至待測芯片內的測試回環鏈路，并且若干個多通道鏈路子卡中，至少存在兩個同一頻率下鏈路損耗不同的多通道鏈路子卡，或者至少存在兩個不同頻率下鏈路損耗不同的多通道鏈路子卡。

優選地，所述芯片連接器包括若干個信號傳輸接口，每個信號傳輸接口包括第一信號發射端和第一信號接收端，每個所述子卡連接器包括具有若干個第二信號接收端的第一連接器和具有若干個第二信號發射端的第二連接器，所述芯片連接器的每個信號傳輸接口中，第一信號發射端連接一第一連接器中的第二信號接收端，第一信號接收端連接與該第一連接器相對應的第二連接器中與該第二信號接收端相對應的第二信號發射端。

優選地，每個第一信號發射端連接第一連接器所需的信號傳輸線的長度相同。

優選地，每個第一信號接收端連接第二連接器所需的信號傳輸線的長度相同。