[發(fā)明專利]一種新型CPU的eMMC讀寫方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202111428336.4
• 申請(qǐng)日: 2021-11-26
• 公開（公告）號(hào): CN114115742A
• 公開（公告）日: 2022-03-01
• 發(fā)明（設(shè)計(jì)）人: 徐金平;華偉;張瑜
• 申請(qǐng)（專利權(quán)）人: 重慶秦嵩科技有限公司
• 主分類號(hào): G06F3/06
• 分類號(hào): G06F3/06
• 代理公司: 重慶千石專利代理事務(wù)所(普通合伙) 50259
• 代理人: 冷奇峰

本發(fā)明公開了一種新型CPU的eMMC讀寫方法，包括步驟：S1、操作系統(tǒng)應(yīng)用軟件調(diào)用eMMC驅(qū)動(dòng)函數(shù)接口進(jìn)行操作；S2、eMMC驅(qū)動(dòng)函數(shù)接口將操作轉(zhuǎn)換為對(duì)CPU外部存儲(chǔ)器(LocBus)接口的讀寫操作；S3、CPU通過外部存儲(chǔ)器接口訪問FPGA；S4、FPGA中的eMMC IP單元對(duì)eMMC的讀寫。本發(fā)明通過采用eMMC作為大容量非易失性存儲(chǔ)器，通過FPGA實(shí)現(xiàn)接口的轉(zhuǎn)換，實(shí)現(xiàn)CPU中eMMC的讀寫操作。

技術(shù)領(lǐng)域

本發(fā)明涉及存儲(chǔ)器讀寫數(shù)據(jù)技術(shù)領(lǐng)域，具體而言，涉及一種新型CPU的eMMC讀寫方法。

背景技術(shù)

特殊裝備計(jì)算機(jī)產(chǎn)品上由于環(huán)境條件的限制，對(duì)數(shù)據(jù)存儲(chǔ)介質(zhì)有特殊要求。機(jī)械硬盤不能用于振動(dòng)環(huán)境要求較高的場(chǎng)合，因此一般采用FLASH介質(zhì)的存儲(chǔ)器設(shè)計(jì)板載大容量非易失性存儲(chǔ)。

目前國產(chǎn)高性能POWERPC處理器為PPC8640D，但該款僅支持NOR FLASH存儲(chǔ)器。這類存儲(chǔ)器容量小、價(jià)格高，不適用于需要大容量存儲(chǔ)的應(yīng)用場(chǎng)合。

NAND FLASH需要做壞塊管理，相對(duì)比較復(fù)雜，不建議使用。

eMMC采用NAND FLASH加控制器實(shí)現(xiàn)，集成了NAND FLASH的接口控制和壞塊管理等功能，方便易用，是嵌入式產(chǎn)品的首選存儲(chǔ)器。

現(xiàn)有技術(shù)中采用eMMC作為大容量非易失性存儲(chǔ)器，但CPU無eMMC接口，所以無法實(shí)現(xiàn)接口的轉(zhuǎn)換。

發(fā)明內(nèi)容

本發(fā)明的主要目的在于提供一種新型CPU的eMMC讀寫方法，以解決目前采用eMMC作為大容量非易失性存儲(chǔ)器，但CPU無eMMC接口，所以無法實(shí)現(xiàn)接口轉(zhuǎn)換的問題。

為了實(shí)現(xiàn)上述目的，本發(fā)明提供了如下技術(shù)：

一種新型CPU的eMMC讀寫方法，包括步驟：

S1、操作系統(tǒng)應(yīng)用軟件調(diào)用eMMC驅(qū)動(dòng)函數(shù)接口進(jìn)行操作；

S2、eMMC驅(qū)動(dòng)函數(shù)接口將操作轉(zhuǎn)換為對(duì)CPU外部存儲(chǔ)器(LocBus)接口的讀寫操作；

S3、CPU通過外部存儲(chǔ)器接口訪問FPGA；

S4、FPGA中的eMMC IP單元對(duì)eMMC的讀寫。

進(jìn)一步地，所述CPU采用外部存儲(chǔ)器接口FPGA連接，F(xiàn)PGA與eMMC驅(qū)動(dòng)接口連接。

進(jìn)一步地，所述eMMC驅(qū)動(dòng)函數(shù)接口包用于初始化、寫入數(shù)據(jù)和讀取數(shù)據(jù)，所述寫入數(shù)據(jù)包括單塊寫入數(shù)據(jù)和多塊寫入數(shù)據(jù)，所述讀取數(shù)據(jù)包括單塊讀取數(shù)據(jù)和多塊讀取數(shù)據(jù)。

進(jìn)一步地，所述eMMC IP單元包括Cpu模塊、Link模塊、Phy模塊、Txd_fifo模塊、Rxd_fifo模塊和Muxclk模塊；Cpu模塊用于作為本地總線接口；Link模塊用于cmd線路命令和響應(yīng)的時(shí)序關(guān)系和CRC校驗(yàn)，產(chǎn)生cmd和data線路的收發(fā)控制信號(hào)；Phy模塊用于cmd線路tx和rx串并轉(zhuǎn)換，實(shí)現(xiàn)data線路tx和rx的串并轉(zhuǎn)換和CRC校驗(yàn)；Txd_fifo模塊用于寫入eMMC數(shù)據(jù)時(shí)的緩沖；Rxd_fifo模塊用于寫讀取eMMC數(shù)據(jù)時(shí)的緩沖；Muxclk模塊用于eMMC時(shí)鐘的切換。

進(jìn)一步地，所述eMMC讀取寄存器數(shù)據(jù)時(shí)序時(shí)，設(shè)有1個(gè)周期的延遲。

進(jìn)一步地，eMMC IP單元還包括中斷模塊，所述中斷模塊通過控制寄存器控制總中斷使能和單獨(dú)的中斷使能，當(dāng)總中斷使能關(guān)閉后將不產(chǎn)生中斷，仍會(huì)產(chǎn)生中斷狀態(tài)，該中斷狀態(tài)需要清除。

進(jìn)一步地，eMMC驅(qū)動(dòng)函數(shù)接口的初始化具體步驟：

S101、芯片在上電或硬件復(fù)位后將進(jìn)入idle狀態(tài)；

S102、復(fù)位；