[發明專利]應用于數字開關電源的混合型DPWM電路

在審

• 申請號: 202111427167.2
• 申請日: 2021-11-28
• 公開（公告）號: CN114095000A
• 公開（公告）日: 2022-02-25
• 發明（設計）人: 趙毅強;王秋瑋;葉茂;劉培研;鄭肖肖;李堯;張啟智;姜曉文;孔令威;潘文斌
• 申請（專利權）人: 天津大學
• 主分類號: H03K7/08
• 分類號: H03K7/08;H03L7/081;H03L7/18
• 代理公司: 天津市北洋有限責任專利代理事務所 12201
• 代理人: 劉國威

1.一種應用于數字開關電源的混合型DPWM電路，其特征是，包括延遲鎖相環、多路選擇器、計數器、比較器、RS觸發器，外部輸入M位占空比控制字，將M位控制字拆分為高N位和低M-N位，延遲鎖相環構成閉環結構，通過外部的起振信號開始振蕩和延遲，輸出Q₁、Q₂、Q₃……Q₂^M-N共2^M-N個延遲信號，2^M-N個延遲信號送入多路選擇器，多路選擇器為2^M-N：1選擇器；低M-N位控制字作為2^M-N：1選擇器的選擇信號，輸出與之對應的延遲信號B；所述的Q₂^M-N信號作為N位計數器的時鐘信號，在每個上升沿到來時，計數器的值cnt[N:1]相應加1；計數值cnt[N:1]送入比較器1中，實時與高N位控制字進行比較，當兩者相等時，輸出高電平信號A；信號A與信號B通過與門產生復位信號Reset；同時，計數值cnt[N:1]送入比較器2中，當計數值cnt[N:1]全為0時，輸出高電平信號C，上述的Q₂^M-N信號和信號C通過與門產生置位信號Set；RS觸發器根據置位信號Set將其輸出信號DPWM拉高至高電平，根據復位信號Reset將輸出信號DPWM拉低至低電平。