[發(fā)明專利]極化碼譯碼方法、裝置、存儲(chǔ)介質(zhì)和處理器

在審

• 申請(qǐng)?zhí)枺?/td>: 202111426163.2
• 申請(qǐng)日: 2021-11-26
• 公開（公告）號(hào): CN114268327A
• 公開（公告）日: 2022-04-01
• 發(fā)明（設(shè)計(jì)）人: 嚴(yán)文斌;吳立國;張瑞;門立品;胡金龍
• 申請(qǐng)（專利權(quán)）人: 北京中科晶上科技股份有限公司
• 主分類號(hào): H03M13/13
• 分類號(hào): H03M13/13
• 代理公司: 北京康信知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 張?jiān)婪?/td>

本申請(qǐng)?zhí)峁┝艘环N極化碼譯碼方法、裝置、存儲(chǔ)介質(zhì)和處理器。該方法包括：將SSC譯碼樹上的節(jié)點(diǎn)分為Rate?0節(jié)點(diǎn)、Rate?1節(jié)點(diǎn)、SPC節(jié)點(diǎn)和REP節(jié)點(diǎn)；采用SCL算法分別對(duì)Rate?0節(jié)點(diǎn)、Rate?1節(jié)點(diǎn)、SPC節(jié)點(diǎn)和REP節(jié)點(diǎn)進(jìn)行處理，得到最優(yōu)譯碼路徑；采用最優(yōu)譯碼路徑對(duì)極化碼進(jìn)行譯碼。采用了一種分類處理的思想，以節(jié)點(diǎn)的計(jì)算處理代替對(duì)比特的計(jì)算處理，提高譯碼并行度，同時(shí)，本文還優(yōu)化了排序算法，使得SCL算法中的排序模塊的關(guān)鍵路徑變短了，在提高譯碼速度的同時(shí)，保證了譯碼的準(zhǔn)確率。

技術(shù)領(lǐng)域

本申請(qǐng)涉及通信領(lǐng)域，具體而言，涉及一種極化碼譯碼方法、裝置、存儲(chǔ)介質(zhì)和處理器。

背景技術(shù)

Arikan教授提出的Polar碼來源于信道極化現(xiàn)象，其在論文中詳細(xì)介紹了應(yīng)用于二進(jìn)制對(duì)稱輸入離散信道(Binary-Input Discrete Memoryless Channel,B-DMC)編碼方案，并嚴(yán)格證明了該編碼方案能夠達(dá)到信道容量。信道極化是通過信道聯(lián)合和信道分裂的操作，將相互獨(dú)立且相同的多個(gè)信道變換成相互獨(dú)立且不同的信道，經(jīng)過變換后各個(gè)信道的信道容量趨近于兩極化，一部分信道容量接近于1，另一部分接近于0。即在理想的情況下經(jīng)過信道極化一部分信道可以作為傳輸信息的無噪聲信道，而另一部分變?yōu)槿肼曅诺揽梢杂糜趥鬏敼潭ū忍?，在譯碼端作為已知信息直接進(jìn)行譯碼。經(jīng)過信道極化的信道雖然產(chǎn)生了信道容量的變化，但是卻并沒有發(fā)生實(shí)質(zhì)上的改變。

極化碼的提出迅速引起了學(xué)術(shù)界的廣泛關(guān)注和研究，并且將Polar碼確定為5G通信中eMBB場(chǎng)景下的控制信道的信道編碼。自此Polar碼從實(shí)驗(yàn)室的理論探索研究階段進(jìn)入了國際通信行業(yè)商業(yè)應(yīng)用階段。

對(duì)于Polar碼譯碼算法的研究主要集中在以下兩個(gè)方面：一是要盡可能地增加譯碼性能，第二是要在保持譯碼性能的情況下盡可能地降低算法復(fù)雜度。Arikan教授在提出極化碼編碼方案時(shí)，也給出了一種Polar碼的譯碼方案，即串行抵消(SC)譯碼算法，該譯碼方案計(jì)算復(fù)雜度較低，并且容易實(shí)現(xiàn)。進(jìn)而研究人員開始對(duì)SC譯碼算法進(jìn)行改進(jìn)，提出了一系列基于SC譯碼算法改進(jìn)的算法，例如簡(jiǎn)化串行抵消(Simplified SuccessCancellation，SSC)譯碼算法、堆棧串行抵消(Success Cancellation Stack，SCS)譯碼算法、混合串行抵消(Success Cancellation Hybrid，SCH)譯碼算法、列表串行抵消(SuccessCancellation List，SCL)譯碼算法和CRC輔助的SCL(CRC-Aided SCL，CA-SCL)譯碼算法，這些算法的提出進(jìn)使得Polar在中短碼長(zhǎng)下很大程度的提升了譯碼性能和降低了譯碼復(fù)雜度。

但是，上述譯碼算法依然存在Polar譯碼時(shí)延大以及排序模塊關(guān)鍵路徑過長(zhǎng)的問題。

發(fā)明內(nèi)容

本申請(qǐng)的主要目的在于提供一種極化碼譯碼方法、裝置、存儲(chǔ)介質(zhì)和處理器，以解決現(xiàn)有技術(shù)中Polar碼譯碼算法排序模塊關(guān)鍵路徑過長(zhǎng)的問題。

為了實(shí)現(xiàn)上述目的，根據(jù)本申請(qǐng)的一個(gè)方面，提供了一種極化碼譯碼方法，包括：將SSC譯碼樹上的節(jié)點(diǎn)分為Rate-0節(jié)點(diǎn)、Rate-1節(jié)點(diǎn)、SPC節(jié)點(diǎn)和REP節(jié)點(diǎn)；采用SCL算法分別對(duì)所述Rate-0節(jié)點(diǎn)、所述Rate-1節(jié)點(diǎn)、所述SPC節(jié)點(diǎn)和所述REP節(jié)點(diǎn)進(jìn)行處理，得到最優(yōu)譯碼路徑；采用所述最優(yōu)譯碼路徑對(duì)極化碼進(jìn)行譯碼。

進(jìn)一步地，采用SCL算法分別對(duì)所述Rate-0節(jié)點(diǎn)、所述Rate-1節(jié)點(diǎn)、所述SPC節(jié)點(diǎn)和所述REP節(jié)點(diǎn)進(jìn)行處理，得到最優(yōu)譯碼路徑，包括：分別對(duì)所述Rate-0節(jié)點(diǎn)、所述Rate-1節(jié)點(diǎn)、所述SPC節(jié)點(diǎn)和所述REP節(jié)點(diǎn)對(duì)應(yīng)的排序算法進(jìn)行優(yōu)化，得到所述最優(yōu)譯碼路徑。

進(jìn)一步地，對(duì)所述Rate-0節(jié)點(diǎn)對(duì)應(yīng)的所述排序算法進(jìn)行優(yōu)化，包括：將所述Rate-0節(jié)點(diǎn)內(nèi)的LLR值相加，得到加結(jié)果；如果路徑數(shù)量小于8，直接將所述加結(jié)果寫入PM寄存器中，否則，對(duì)各路徑的路徑度量值進(jìn)行排序。