[發明專利]基于鐵電晶體管的物理不可克隆函數結構及注冊方法

在審

• 申請號: 202111413132.3
• 申請日: 2021-11-25
• 公開（公告）號: CN114186291A
• 公開（公告）日: 2022-03-15
• 發明（設計）人: 李學清;郭欣瑞;馬嘯陽;吳玨鍵;孫博然;李泰昕;王健豐;劉勇攀;楊華中
• 申請（專利權）人: 清華大學
• 主分類號: G06F21/75
• 分類號: G06F21/75;G11C11/22
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 花麗

1.一種基于鐵電晶體管的物理不可克隆函數結構，其特征在于，包括：陣列電路、驅動電路、譯碼電路和感測電路；

所述陣列電路為通過多個鐵電晶體管電路結構單元電氣連接構成多行多列的陣列結構，每一行電路結構單元的字線相連，且連接至所述譯碼電路，每一列電路結構單元的位線和感測線相連，且位線連接至所述驅動電路，感測線連接至所述感測電路；

所述驅動電路用于驅動所述陣列電路的字線和位線；

所述譯碼電路用于輸入挑戰信號的輸入，并將所述輸入挑戰信號譯碼為相應的地址；

所述感測電路用于通過利用所述陣列電路中的鐵晶體管極化狀態隨機翻轉特性由所述輸入挑戰信號生成輸出響應信號數據。

2.根據權利要求1所述的結構，其特征在于，所述電路結構單元中包括一個鐵電晶體管，字線，位線，感測線，所述鐵電晶體管的漏極與感測線相連，所述鐵電晶體管的柵極與字線相連，所述鐵電晶體管的源極與位線相連，所述物理不可克隆函數將所述鐵電晶體管的鐵電材料極化狀態作為熵源。

3.根據權利要求2所述的結構，其特征在于，所述感測電路包括多個感測放大器，所述感測放大器的正輸入端與所述陣列電路相應列的感測線相連，負輸入端與由外部電路輸入的可調整參考電流源相連，所述物理不可克隆函數通過所述感測放大器輸出端輸出所述輸出響應信號數據。

4.根據權利要求1所述的結構，其特征在于，所述電路結構單元中包括第一鐵電晶體管，第二鐵電晶體管，字線，第一位線，第二位線，第一感測線，第二感測線，所述第一鐵電晶體管的漏極與所述第一感測線相連，所述第一鐵電晶體管的柵極與字線相連，所述第一鐵電晶體管的源極與所述第一位線相連；所述第二鐵電晶體管的漏極與所述第二感測線相連，所述第二鐵電晶體管的柵極與字線相連，所述第二鐵電晶體管的源極與所述第二位線相連，所述物理不可克隆函數將所述鐵電晶體管的鐵電材料極化狀態作為熵源。

5.根據權利要求4所述的結構，其特征在于，所述感測電路包括多個感測放大器，所述感測放大器的正負兩個輸入端與所述陣列電路相應列的所述第一感測線和所述第二感測線通過預設方式相連，所述物理不可克隆函數通過所述感測放大器輸出端輸出所述輸出響應信號數據。

6.根據權利要求5所述的結構，其特征在于，所述預設方式連接為在進行預設個數單元的注冊后，將所述感測放大器正負輸入端的連線交換，正負輸出端的連線交換。

7.一種陣列電路的挑戰響應對的注冊方法，用于權利要求1-6所述的基于鐵電晶體管的物理不可克隆函數結構，其特征在于，所述陣列電路的電路結構單元中包括一個鐵電晶體管，所述陣列電路的挑戰響應對的注冊包括以下步驟：

對所述陣列電路中的所有電路結構單元進行初始化；

對所有電路結構單元單元施加預先定義的寫脈沖，使所有電路結構單元內鐵電晶體管的極化狀態發生隨機改變；

生成參考狀態；

將所有電路結構單元的極化狀態與所述參考狀態進行對比，并根據對比結果將強正極化或強負極化寫回所述電路結構單元。

8.根據權利要求7所述的方法，其特征在于，所述對所述陣列電路中的所有電路結構單元進行初始化，包括：

固定所有位線于低電平，在所有字線上施加第一預設時長、第一預設高電平的負電壓，將所有電路結構單元內鐵電晶體管均初始化至強負極化狀態。

9.根據權利要求8所述的方法，其特征在于，所述對所有電路結構單元單元施加預先定義的寫脈沖，使所有電路結構單元內鐵電晶體管的極化狀態發生隨機改變，包括：

固定所有位線于低電平，在所有字線上施加第二預設電壓、第二預設時長的高電平脈沖，使各個電路結構單元中鐵電晶體管達到隨機的極化狀態。