[發明專利]多媒體芯片的軟硬件一致性驗證方法與裝置

在審

• 申請號: 202111410920.7
• 申請日: 2021-11-25
• 公開（公告）號: CN114237993A
• 公開（公告）日: 2022-03-25
• 發明（設計）人: 蔡浩;賈大中;袁力;胡揚央
• 申請（專利權）人: 眸芯科技（上海）有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F11/36
• 代理公司: 上海圖靈知識產權代理事務所(普通合伙) 31393
• 代理人: 謝微

本發明公開了多媒體芯片的軟硬件一致性驗證方法與裝置，涉及芯片開發技術領域。所述方法包括步驟：獲取用戶通過模板表格設置的測試案例參數信息，通過第一腳本對測試案例參數信息進行轉換以生成cfg配置信息文件；通過第二腳本對cfg配置信息文件進行轉換以分別生成基于UVM序列的硬件配置文件和基于C程序的軟件配置文件；獲取FPGA軟件驗證平臺提供的基于二進制代碼的多媒體文件，結合基于C程序的軟件配置文件后生成txt格式的軟件配置文件；將txt格式的軟件配置文件和基于UVM序列的硬件配置文件作為輸入激勵輸入到EDA仿真驗證平臺。利用本發明，提高了測試場景復現的準確性和可靠性，進而還可以縮短了芯片研發周期。

技術領域

本發明涉及芯片開發技術領域，尤其涉及一種多媒體芯片的軟硬件一致性驗證方法與裝置。

背景技術

在多媒體芯片（IC）的硅前驗證中，FPGA（Field Programmable Gate Array，現場可編程邏輯門陣列）驗證與EDA（Electronic Design Automation，電子設計自動化）驗證承擔著不同的角色與功效，互相疊加補充。FPGA驗證與EDA驗證采用不同的驗證裝置以及驗證方法：FPGA驗證是當前原型驗證的主流且成熟的芯片驗證方法，它通過將RTL移植到現場可編程門陣列來驗證芯片的功能，在芯片的基本功能驗證通過后可以開始驅動的開發；EDA驗證則是將待測試模塊DUT例化在驗證環境中，通過給待測試模塊DUT施加激勵來驗證待測試模塊的功能或者性能，以芯片設計中常用的UVM(Universal Verification Methodology，通用驗證方法學)驗證為例，其測試案例（case）是基于system verilog語言，其通過用UVMsequence(UVM序列)的方式產生激勵。

由于在FPGA軟件驗證中進行debug（偵錯）調試比較困難，在實際的FPGA調試中，通常是利用EDA仿真進行場景復現以便于bug定位和調試，上述過程往往需要EDA仿真驗證人員建立與對應的FPGA場景一致的測試案例（case），以便快速進行場景復現。一方面，測試案例的建立耗費了時間精力導致了一些重復勞動，配置信息的傳遞耗費大量的時間迭代，影響了整個芯片的驗證效率；另一方面，驗證人員編寫測試案例時可能出現配置信息不一致的情形，導致出錯概率增大。

綜上所述，如何快速生成和FPGA場景一致的測試信息以便debug調試的效率，是當前亟需解決的技術問題。

發明內容

本發明的目的在于：克服現有技術的不足，提供了一種多媒體芯片的軟硬件一致性驗證方法與裝置。本發明通過模板表格獲取用戶設置的測試案例信息，利用腳本抽取測試案例信息進行自動轉換獲得軟硬件配置信息文件，再結合軟件驗證方提供的基于二進制代碼的多媒體文件自動生成能夠用于EDA仿真驗證平臺測試的輸入激勵。利用本發明，EDA仿真驗證人員無需再針對FPGA軟件驗證中的測試案例進行人工轉換和建立（以便在EDA仿真驗證平臺中復現前述FPGA軟件驗證中的測試案例對應的測試場景），只需要通過模板表格填寫測試案例信息，提高了測試場景復現的準確性和可靠性，進而還可以縮短了芯片研發周期。

為實現上述目標，本發明提供了如下技術方案：

一種多媒體芯片的軟硬件一致性驗證方法，包括如下步驟：

獲取用戶通過模板表格設置的測試案例信息，通過第一腳本對表格中的測試案例信息進行轉換以生成cfg文本格式的配置信息文件；

通過第二腳本對前述cfg文本格式的配置信息文件進行轉換以分別生成基于UVM序列的硬件配置文件和基于C程序的軟件配置文件；

獲取FPGA軟件驗證平臺提供的基于二進制代碼的多媒體文件，結合前述基于C程序的軟件配置文件后生成txt格式的軟件配置文件；

將前述txt格式的軟件配置文件作為輸入激勵輸入到EDA仿真驗證平臺，以及將前述基于UVM序列的硬件配置文件作為輸入激勵輸入到EDA仿真驗證平臺。

進一步，所述第一腳本和第二腳本采用python腳本，所述多媒體文件為bin格式文件。