[發明專利]一種高可靠性低接觸電阻型GaN基器件及其制作方法

在審

• 申請號: 202111396397.7
• 申請日: 2021-11-23
• 公開（公告）號: CN114361030A
• 公開（公告）日: 2022-04-15
• 發明（設計）人: 祝杰杰;馬曉華;郭靜姝;趙旭;徐佳豪
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L21/335
• 分類號: H01L21/335;H01L21/033;H01L29/778
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 王萌

1.一種高可靠性低接觸電阻型GaN基HEMT器件的制備方法，其特征在于，包括以下步驟：

選取襯底層(1)；

在襯底層(1)上從下至上依次生長成核層(2)、緩沖層(3)、GaN溝道層(4)、AlN插入層(5)、勢壘層(7)和GaN帽層(8)；

在所述GaN帽層(8)上生長SiO₂掩膜層(13)；

在所述SiO₂掩膜層(13)上生長上層掩膜層(14)，所述上層掩膜層(14)的材料包括Al₂O₃或者SiN；

在所述上層掩膜層(14)上光刻出源電極圖形區域和漏電極圖形區域；

去除所述源電極圖形區域和所述漏電極圖形區域的部分所述GaN溝道層(4)、所述AlN插入層(5)、所述勢壘層(7)、所述GaN帽層(8)、所述SiO₂掩膜層(13)和所述Al₂O₃掩膜層，以形成源電極區域和漏電極區域，其中，所述GaN溝道層(4)的第二表面(42)至所述GaN溝道層(4)底面的厚度小于所述GaN溝道層(4)的第一表面(41)至所述GaN溝道層(4)底面的厚度；

利用濕法腐蝕方法對所述SiO₂掩膜層(13)和所述上層掩膜層(14)進行橫向濕法腐蝕，使所述GaN帽層(8)上的所述SiO₂掩膜層(13)的長度小于所述上層掩膜層(14)，所述上層掩膜層(14)的長度小于所述GaN帽層(8)；

在所述源電極區域和所述漏電極區域的所述GaN溝道層(4)的第二表面(42)和暴露的所述GaN帽層(8)上外延摻雜層(6)，所述摻雜層(6)為n⁺-GaN層或者n⁺-InGaN層；

去除剩余的所述SiO₂掩膜層(13)、所述上層掩膜層(14)和所述上層掩膜層(14)上的所述摻雜層(6)；

在所述摻雜層(6)上制備源電極(9)和漏電極(10)；

去除無源區的部分所述GaN溝道層(4)、所述AlN插入層(5)、所述勢壘層(7)和所述GaN帽層(8)，以暴露所述GaN溝道層(4)的所述第三表面(43)，所述GaN溝道層(4)的第三表面(43)至所述GaN溝道層(4)底面的厚度小于所述GaN溝道層(4)的第二表面(42)至所述GaN溝道層(4)底面的厚度，其中，所述第一表面(41)位于所述第二表面(42)之間，所述第二表面(42)位于所述第三表面(43)之間，所述第三表面(43)位于所述GaN溝道層(4)的兩端；

在所述GaN帽層(8)和部分所述摻雜層(6)上制備鈍化層(11)；

在貫通所述鈍化層(11)至所述GaN帽層(8)表面的凹槽區域中制備柵電極(12)，所述柵電極(12)位于所述源電極(9)和所述漏電極(10)之間。

2.根據權利要求1所述的高可靠性低接觸電阻型GaN基HEMT器件的制備方法，其特征在于，在襯底層(1)上從下至上依次生長成核層(2)、緩沖層(3)、GaN溝道層(4)、AlN插入層(5)、勢壘層(7)和GaN帽層(8)，包括：

利用MOCVD工藝在襯底層(1)上從下至上依次生長成核層(2)、緩沖層(3)、GaN溝道層(4)、AlN插入層(5)、勢壘層(7)和GaN帽層(8)。

3.根據權利要求1所述的高可靠性低接觸電阻型GaN基HEMT器件的制備方法，其特征在于，去除所述源電極圖形區域和所述漏電極圖形區域的部分所述GaN溝道層(4)、所述AlN插入層(5)、所述勢壘層(7)、所述GaN帽層(8)、所述SiO₂掩膜層(13)和所述上層掩膜層(14)，以形成源電極區域和漏電極區域，包括：

去除所述源電極圖形區域和所述漏電極圖形區域對應的所述SiO₂掩膜層(13)和所述上層掩膜層(14)；

利用Cl基干法刻蝕去除所述源電極圖形區域和所述漏電極圖形區域對應的部分所述GaN溝道層(4)、所述AlN插入層(5)、所述勢壘層(7)和所述GaN帽層(8)，以形成所述源電極區域和所述漏電極區域。