[發(fā)明專利]實現(xiàn)自動化超寬帶無線信號采集傳輸處理的系統(tǒng)、方法、裝置、處理器及其存儲介質(zhì)

在審

• 申請?zhí)枺?/td>: 202111374940.3
• 申請日: 2021-11-19
• 公開（公告）號: CN113949466A
• 公開（公告）日: 2022-01-18
• 發(fā)明（設(shè)計）人: 李廣興
• 申請（專利權(quán)）人: 上海創(chuàng)遠(yuǎn)儀器技術(shù)股份有限公司
• 主分類號: H04B17/00
• 分類號: H04B17/00;H04B17/10
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔;鄭暄

本發(fā)明涉及一種實現(xiàn)自動化超寬帶無線信號采集傳輸處理的系統(tǒng)，包括：射頻變頻單元；寬帶濾波器單元濾除鏡像頻率；高速ADC單元對中頻寬帶信號進(jìn)行數(shù)字量化；FPGA信號處理單元提供DSP處理邏輯；主控單元；網(wǎng)絡(luò)傳輸接口；中心服務(wù)器實現(xiàn)同步節(jié)拍信號發(fā)起及控制；同步信號接口；參考時鐘單元產(chǎn)生高精度的精準(zhǔn)時鐘；本振單元產(chǎn)生不同的混頻本振信號。本發(fā)明還涉及一種實現(xiàn)自動化超寬帶無線信號采集傳輸處理的方法、裝置、處理器及其計算機可讀存儲介質(zhì)。采用了本發(fā)明的實現(xiàn)自動化超寬帶無線信號采集傳輸處理的系統(tǒng)、方法、裝置、處理器及其計算機可讀存儲介質(zhì)，充分利用網(wǎng)絡(luò)帶寬，減少網(wǎng)絡(luò)傳輸沖突，提高了無線信號采集效率。

技術(shù)領(lǐng)域

本發(fā)明涉及寬帶無線信號自動化領(lǐng)域，尤其涉及寬帶無線信號自動化采集及傳輸領(lǐng)域，具體是指一種實現(xiàn)自動化超寬帶無線信號采集傳輸處理的系統(tǒng)、方法、裝置、處理器及其計算機可讀存儲介質(zhì)。

背景技術(shù)

通用信號分析儀均具備寬帶信號采集并網(wǎng)絡(luò)傳輸?shù)哪芰Γ僮鲌鼍盀樾盘柗治鰞x通過射頻纜線連接待測設(shè)備，通過千兆網(wǎng)卡連接至局域網(wǎng)絡(luò)，網(wǎng)絡(luò)中存在遠(yuǎn)程控制主機，主機通過發(fā)送SCPI指令設(shè)置分析儀的頻點、參考電平或采樣時長等參數(shù)，每次設(shè)置需要一個單獨的SCPI指令操作，耗時較長，待參數(shù)配置完畢后再發(fā)送SCPI數(shù)據(jù)請求指令，完成IQ數(shù)據(jù)的網(wǎng)絡(luò)傳輸。上述操作流程均由遠(yuǎn)程控制主機發(fā)起，通過編寫腳本逐條運行，交互頻繁，操作時間長，如果應(yīng)用于流水線等產(chǎn)線場景，效率極低。本發(fā)明將參數(shù)設(shè)置腳本放置于FPGA中執(zhí)行，配備有網(wǎng)絡(luò)中心服務(wù)器，該服務(wù)器提供數(shù)據(jù)緩存池及節(jié)拍信號，保證信號采集端在統(tǒng)一的步調(diào)下執(zhí)行，具有操作時刻可控、運行效率高、系統(tǒng)帶寬使用率高的特點，完全滿足產(chǎn)線測試效率要求高，測試范例固定的特定需求。另外，本發(fā)明采用硬件功率校準(zhǔn)技術(shù)，將海量校準(zhǔn)數(shù)據(jù)預(yù)先緩存至FPGA的DDR外設(shè)，實現(xiàn)功率實時補償。為進(jìn)一步提高頻譜分析速度，F(xiàn)FT等數(shù)據(jù)分析操作也作為選件在FPGA中實現(xiàn)。

發(fā)明內(nèi)容

本發(fā)明的目的是克服了上述現(xiàn)有技術(shù)的缺點，提供了一種滿足效率高、采樣率高、適用范圍較為廣泛的實現(xiàn)自動化超寬帶無線信號采集傳輸處理的系統(tǒng)、方法、裝置、處理器及其計算機可讀存儲介質(zhì)。

為了實現(xiàn)上述目的，本發(fā)明的實現(xiàn)自動化超寬帶無線信號采集傳輸處理的系統(tǒng)、方法、裝置、處理器及其計算機可讀存儲介質(zhì)如下：

該實現(xiàn)自動化超寬帶無線信號采集傳輸處理的系統(tǒng)，其主要特點是，所述的系統(tǒng)包括：

射頻變頻單元，用于實現(xiàn)不同頻點的射頻信號變頻轉(zhuǎn)換至固定中頻輸出；

寬帶濾波器單元，與所述的射頻變頻單元相連接，用于對中頻信號進(jìn)行濾波，濾除鏡像頻率，并實現(xiàn)高速ADC單元前端抗混疊；

高速ADC單元，與所述的寬帶濾波器單元相連接，用于對中頻寬帶信號進(jìn)行數(shù)字量化，將量化信號傳輸至FPGA信號處理單元進(jìn)行后續(xù)DSP處理；

FPGA信號處理單元，與所述的高速ADC單元相連接，用于提供DSP處理邏輯；

主控單元，與所述的FPGA信號處理單元相連接，用于進(jìn)行硬件初始化及控制，傳輸網(wǎng)絡(luò)數(shù)據(jù)，采集并上傳數(shù)據(jù)；

網(wǎng)絡(luò)傳輸接口，與所述的主控單元相連接，用于通過網(wǎng)絡(luò)傳輸指令及數(shù)據(jù)；

中心服務(wù)器，接收端與所述的網(wǎng)絡(luò)傳輸接口相連接，輸出端與FPGA信號處理單元相連接，用于上傳和存儲采集設(shè)備數(shù)據(jù)，實現(xiàn)同步節(jié)拍信號發(fā)起及控制；

同步信號接口，與所述的中心服務(wù)器相連接，用于實現(xiàn)系統(tǒng)的定時同步信號的傳遞；

參考時鐘單元，接收端與所述的同步信號接口相連接，輸出端與高速ADC單元和FPGA信號處理單元相連接，用于對高精度時鐘進(jìn)行鎖相，產(chǎn)生高精度的精準(zhǔn)時鐘，為本振單元及FPGA信號處理單元提供參考時鐘；

本振單元，接收端與所述的參考時鐘單元相連接，輸出端與射頻變頻單元相連接，用于通過小數(shù)分頻，產(chǎn)生不同的混頻本振信號。