[發明專利]調試信息存取方法及其電子設備

在審

• 申請號: 202111366422.7
• 申請日: 2021-11-18
• 公開（公告）號: CN114237949A
• 公開（公告）日: 2022-03-25
• 發明（設計）人: 江超;高彭
• 申請（專利權）人: 合肥沛睿微電子股份有限公司
• 主分類號: G06F11/07
• 分類號: G06F11/07
• 代理公司: 北京國昊天誠知識產權代理有限公司 11315
• 代理人: 李有財

本申請公開了一種調試信息存取方法及其電子設備。調試信息存取方法包括：開啟主控芯片內部的調試信息引擎模塊，以采集調試信息引擎模塊相連接的調試接口所輸出的有效波形信號，并轉化為調試波形數據；當觸發條件滿足時將調試波形數據存儲到主控芯片外接的非易失性存儲器，并于存儲一定量的調試波形數據后停止采集有效波形信號；及接收來自主機的讀取命令后，讀取非易失性存儲器所存儲的調試波形數據，并將讀取的調試波形數據發送給主機。因此，解決主控芯片沒有預留與外部邏輯分析儀連接的調試接口，而存在無法分析主控芯片內部的信號進行排錯的問題。

技術領域

本申請涉及芯片驗證技術領域，尤其涉及一種芯片內建調試信息存取方法及其電子設備。

背景技術

現有技術中，當開發的集成電路工作出現錯誤(bug)時，通常使用邏輯分析儀連接所述集成電路的調試接口抓取內部信號的波形，并進行數據分析，以排除錯誤的發生。

隨著科技不斷進步，電子設備也日漸朝小型化趨勢發展，使得電子設備的主控芯片的面積設計也隨之縮小(主控芯片的接腳(PIN)數目也因而被受限而減少)，而存在沒有預留可外接邏輯分析儀的調試接口或接腳的情況，或是由于線路布局因素，使得主控芯片內的多個信號測試點的信號無法順利連接至芯片的接腳，造成在主控芯片的內部電路工作出現錯誤時，無法使用邏輯分析儀通過所述調試接口抓取內部信號的波形進行分析與排錯的問題。

發明內容

本申請實施例提供一種調試信息存取方法及其電子設備，可解決現有技術中，電子設備的主控芯片因面積縮小，存在沒有預留可外接邏輯分析儀的調試接口的情況，造成在主控芯片的內部電路工作出現錯誤時，無法使用邏輯分析儀通過所述調試接口抓取內部信號的波形進行分析與排錯的問題。

為了解決上述技術問題，本申請是這樣實現的：

本申請提供了一種調試信息存取方法，應用于主控芯片。所述調試信息存取方法包括以下步驟：開啟主控芯片內部的調試信息引擎模塊，以采集調試信息引擎模塊相連接的調試接口所輸出的有效波形信號，并轉化為調試波形數據；當觸發條件滿足時，將調試波形數據存儲到主控芯片外接的非易失性存儲器，并于存儲一定量的調試波形數據后停止采集有效波形信號；以及接收來自主機的讀取命令后，讀取非易失性存儲器所存儲的調試波形數據，并將讀取的調試波形數據發送給主機。

本申請提供了一種電子設備，其包括：主控芯片和非易失性存儲器，非易失性存儲器和主控芯片連接。主控芯片包括：微處理器、調試信息引擎模塊和連接接口模塊。調試信息引擎模塊用于被微處理器開啟后采集主控芯片內的有效波形信號，并轉化為調試波形數據；及當觸發條件滿足時,將所轉化的調試波形數據存儲至非易失性存儲器。連接接口模塊用于與外部的主機連接。其中，主控芯片接收來自主機的讀取命令后，讀取非易失性存儲器所存儲的調試波形數據，并將讀取的調試波形數據發送給主機。

在本申請實施例中，通過將調試信息引擎模塊配置于主控芯片內部，使得主控芯片可因應市場發展需求不需要預留可外接邏輯分析儀的調試接口；通過調試信息引擎模塊的配置、觸發條件的設置和主控芯片外接非易失性存儲器的配置，使得在主控芯片的內部電路工作出現錯誤時，發生錯誤前后的調試波形數據可存儲在非易失性存儲器中，主機通過主控芯片即可讀取內部電路工作出現錯誤前后的調試波形數據，取代現有技術通過主控芯片外接邏輯分析儀抓取其內部電路的調試接口的信號波形進行分析的技術方案。

附圖說明

此處所說明的附圖用來提供對本申請的進一步理解，構成本申請的一部分，本申請的示意性實施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中：

圖1為依據本申請的電子設備與主機相連接的一實施例框圖；

圖2為依據本申請的電子設備與主機相連接的另一實施例框圖；

圖3為依據本申請的調試信息引擎模塊與相連接的調試接口的一實施例連接示意圖；