[發明專利]應用于電容三段式逐次逼近型模數轉換器的數字校準方法

在審

• 申請號: 202111366026.4
• 申請日: 2021-11-17
• 公開（公告）號: CN114050827A
• 公開（公告）日: 2022-02-15
• 發明（設計）人: 吳金;陳宇;范少杰;鄭麗霞;孫偉鋒
• 申請（專利權）人: 東南大學
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/46
• 代理公司: 南京瑞弘專利商標事務所(普通合伙) 32249
• 代理人: 沈廉

本發明公開了一種應用于電容三段式逐次逼近型模數轉換器的數字校準方法，屬于模擬集成電路領域。所述模數轉換器包括柵壓自舉開關、數模轉換模塊DAC、比較器、SAR邏輯單元以及數字校準模塊。該校準方法是基于線性系統的可疊加性原理，利用SAR ADC對相同的模擬信號量化兩次，這兩次量化分別加入大小相同極性相反的擾動失調電壓±Δ_a，并在輸出端產生兩個N位待處理的數字碼D⁺、D^?，計算出其各位權重和(d⁺、d^?)做差，再減去擾動的數字域映射量±Δ_d，最后經LMS算法迭代出理想權重。本發明在維持線性度不變的前提下，通過校準電容三段式模數轉換器的失配，有效提升模數轉換器的有效位數。

技術領域

本發明涉及一種可應用于電容三段式逐次逼近型模數轉換器的數字校準方法，該電路在維持線性度不變的前提下，通過校準電容三段式模數轉換器的失配，有效提升模數轉換器的有效位數。

背景技術

模數轉換器(Analog to Digital Converter，ADC)作為連接模擬信號和數字信號的橋梁，廣泛應用于各種電子領域中。目前ADC應用較為廣泛的類型主要有快閃型(Flash)、∑-Δ型(Sigma-Delta)和流水線型(Pipelined)、逐次逼近型(Successive ApproximationRegister,SAR)等。

隨著5G時代的到來，低功耗模數轉換器的需求日益迫切，同時對其精度的要求越來越高。SAR ADC能夠較好的滿足低功耗、中高精度的應用要求。電容式SAR ADC中的核心單元為數模轉換(DAC),多采用分段電容陣列結構，并利用電荷重分配實現數模轉換功能。受制于工藝控制，電容失配將帶來SAR ADC精度的嚴重退化，限制了有效位數以及線性度的提高。為了提高ADC的精度，必須對這種由于工藝偏差帶來的失配進行校準，使設計的ADC性能能夠突破工藝的限制。

發明內容

技術問題：本發明旨在針對高轉換位數ADC有效量化位數退化嚴重的問題，提出一種應用于電容三段式逐次逼近型模數轉換器的數字校準方法，基于線性疊加原理，在輸入段注入擾動信號，對失配進行校準。本發明可以在不增加芯片面積和功耗以及維持線性度不變的前提下，校準電容三段式模數轉換器失配產生的誤差，提升有效位數。

技術方案：為實現上述目的，本發明的一種應用于電容三段式逐次逼近型模數轉換器的數字校準方法采用以下步驟：

步驟一.基于線性系統疊加原理，在模數轉換器ADC的采樣開關輸入端，以小電容的方式添加擾動信號±Δ_a，關系式為Q(V_IN±Δ_a)＝Q(V_IN)±Q(Δ_a)；

步驟二.將添加擾動的模擬量映射到數字域，SARADC通過二進制搜索算法將模擬信號轉換為對應的數字碼，輸出兩個N位的待處理數字碼D⁺和D^-，具有相同的權重W＝{w_i}(i＝0,...,N-1)；比較器通過比較電容陣列輸出端的差分電壓，逐次得出每一位對應的數字碼，并確定開關受控狀態；

步驟三.校準系統根據計算出d⁺和d^-；其中d⁺和d^-為D⁺和D^-的權重和，b_i,±為N位待處理數字碼的每一位值，w_i為每一位權重值；