[發明專利]DAC電路和模數轉換器

在審

• 申請號: 202111363910.2
• 申請日: 2021-11-17
• 公開（公告）號: CN114301461A
• 公開（公告）日: 2022-04-08
• 發明（設計）人: 胡毅;王于波;李德建;李振國;侯佳力;張喆
• 申請（專利權）人: 北京智芯微電子科技有限公司;國網信息通信產業集團有限公司;國網浙江省電力有限公司;國家電網有限公司
• 主分類號: H03M1/46
• 分類號: H03M1/46;H03M1/00
• 代理公司: 北京潤平知識產權代理有限公司 11283
• 代理人: 趙敏岑

1.一種DAC電路，其特征在于，所述DAC電路包括：復位開關、第一開關，所述DAC電路比較器的輸出端通過所述復位開關和所述第一開關連接的兩端作為虛擬共模電平端；

其中，在比較階段，控制所述第一開關始終閉合，在每次比較開始之前，控制所述復位開關斷開，在每次比較結束時，控制所述復位開關閉合，所述比較器的輸出電平V_op和V_on生成虛擬共模電平V_cm。

2.根據權利要求1所述的DAC電路，其特征在于，所述復位開關包括三個電開關，其中一個電開關設置在所述比較器的輸出端之間，用于穩定所述比較器的輸出電平V_op和V_on，

所述第一開關通過所述復位開關的另外兩個電開關與所述比較器的輸出端連接，則所述第一開關兩端為所述虛擬共模電平端。

3.根據權利要求1所述的DAC電路，其特征在于，所述DAC電路還包括P端DAC電容陣列、N端DAC電容陣列，所述P端DAC電容陣列、所述N端DAC電容陣列均為二進制加權結構的電容陣列。

4.根據權利要求3所述的DAC電路，其特征在于，所述DAC電路還包括兩個采樣開關，差分輸入電平V_ip和V_in分別通過所述采樣開關連接所述P端DAC電容陣列和所述N端DAC電容陣列的上極板，連接所述比較器的同相輸入端、反向輸入端。

5.根據權利要求4所述的DAC電路，其特征在于，所述P端DAC電容陣列、所述N端DAC電容陣列中分別包括n個電容，依次表示為{C₀，C₁，C₂，...C_n-1}，對應的二進制加權電容值依次為{C₀，C₀，2C₀，...，2^n-1C₀}，C₀靠近所述比較器的輸入端，C_n-1靠近所述差分輸入電平V_ip和V_in。

6.根據權利要求3所述的DAC電路，其特征在于，所述DAC電路還包括第一選擇開關組、第二選擇開關組，所述第一選擇開關組、所述第二選擇開關組中選擇開關個數與所述P端DAC電容陣列、所述N端DAC電容陣列中對應的電容個數相同，

所述P端DAC電容陣列和所述N端DAC電容陣列的下極板分別通過所述第一選擇開關組、所述第二選擇開關組中對應的所述選擇開關連接基準電平V_ref、地電平GND、所述虛擬共模電平端。

7.根據權利要求6所述的DAC電路，其特征在于，所述第一選擇開關組、所述第二選擇開關組中的所述選擇開關為單刀三擲開關。

8.根據權利要求5所述的DAC電路，其特征在于，所述DAC電路在采樣階段，通過控制所述采樣開關閉合連通，以控制所述差分輸入電平V_ip和V_in與所述P端DAC電容陣列和所述N端DAC電容陣列的上極板連通。