[發(fā)明專利]嵌入式半導(dǎo)體隨機(jī)存取存儲(chǔ)器結(jié)構(gòu)及其控制方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202111361177.0
• 申請(qǐng)日: 2021-11-17
• 公開（公告）號(hào): CN114171080A
• 公開（公告）日: 2022-03-11
• 發(fā)明（設(shè)計(jì)）人: 黃芊芊;王凱楓;符芷源;黃如
• 申請(qǐng)（專利權(quán)）人: 北京大學(xué)
• 主分類號(hào): G11C11/409
• 分類號(hào): G11C11/409;G11C8/08;G11C7/12;G11C5/14
• 代理公司: 北京萬象新悅知識(shí)產(chǎn)權(quán)代理有限公司 11360
• 代理人: 賈曉玲

本發(fā)明公開一種嵌入式半導(dǎo)體隨機(jī)存取存儲(chǔ)器結(jié)構(gòu)及其控制方法，屬于半導(dǎo)體存儲(chǔ)器技術(shù)領(lǐng)域。本發(fā)明存儲(chǔ)器結(jié)構(gòu)包括一個(gè)用于存儲(chǔ)信息的鐵電存儲(chǔ)單元和一個(gè)連接存儲(chǔ)單元的隧穿場(chǎng)效應(yīng)晶體管，隧穿場(chǎng)效應(yīng)晶體管用于對(duì)所述的鐵電存儲(chǔ)單元進(jìn)行控制，進(jìn)行寫操作和讀操作。多個(gè)所述存儲(chǔ)器結(jié)構(gòu)組成半導(dǎo)體存儲(chǔ)器陣列，其控制方法包括寫0、寫1、讀取和重寫步驟。本發(fā)明利用隧穿場(chǎng)效應(yīng)晶體管單向?qū)ㄌ匦院蜆O低漏電流特性，可以降低存儲(chǔ)器陣列的操作電壓和功耗、提升存儲(chǔ)器集成密度，適用于半導(dǎo)體存儲(chǔ)器芯片的制造，且其控制方法和電路也較為簡(jiǎn)單。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體存儲(chǔ)器技術(shù)領(lǐng)域，具體涉及一種嵌入式隨機(jī)存取存儲(chǔ)器結(jié)構(gòu)及其控制方法。

背景技術(shù)

從信息技術(shù)發(fā)展趨勢(shì)來看，超低功耗集成電路應(yīng)用已經(jīng)成為主流方向。移動(dòng)計(jì)算與通信、智能硬件、物聯(lián)網(wǎng)、可穿戴式設(shè)備、生物醫(yī)療芯片等便攜式和植入式芯片已經(jīng)在電子產(chǎn)品占據(jù)了較高比例并快速增長。對(duì)于這些移動(dòng)式設(shè)備而言，功耗直接影響其用戶體驗(yàn)和可靠性。然而，隨著集成電路的特征尺寸按照“摩爾定律”不斷等比例地減小，集成電路的功耗卻一直在上升，靜態(tài)功耗將逐漸超過動(dòng)態(tài)功耗，成為減緩或者限制半導(dǎo)體技術(shù)進(jìn)一步發(fā)展的瓶頸因素。因此，如何降低芯片功耗已經(jīng)成為集成電路技術(shù)的核心問題。

存儲(chǔ)器是電子信息處理系統(tǒng)中不可或缺的組成部分。在過去，依靠CMOS工藝的不斷進(jìn)步，存儲(chǔ)器的性能得以不斷提高。但近年來，一方面，尺寸微縮導(dǎo)致的晶體管漏電問題越來越嚴(yán)重，在增大存儲(chǔ)器功耗的同時(shí)，惡化了存儲(chǔ)單元的保持特性，存儲(chǔ)器的發(fā)展遇到較為明顯的瓶頸；另一方面，人工智能和物聯(lián)網(wǎng)等領(lǐng)域的快速發(fā)展又對(duì)存儲(chǔ)器的容量、速度以及功耗等性能指標(biāo)提出了更高的要求。在這樣的背景下，由于嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Embedded Dynamic Random Access Memory，eDRAM)具有高密度、寬帶寬以及讀取速度快等特點(diǎn)，可提高系統(tǒng)的整體性能，因此，嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器在近年來備受關(guān)注。

動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器為保持存儲(chǔ)信息的正確性，需要刷新操作。存儲(chǔ)單元中的晶體管漏電流越大，存儲(chǔ)的信息越容易被破壞，刷新操作需要的周期越短，刷新操作帶來的功耗越高。為解決這一問題，獨(dú)立動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器對(duì)其存儲(chǔ)單元中的晶體管結(jié)構(gòu)進(jìn)行了特殊設(shè)計(jì)，比如采用埋柵結(jié)構(gòu)來增加溝道長度，降低漏電流。但獨(dú)特的晶體管結(jié)構(gòu)設(shè)計(jì)，增加了與邏輯器件集成、實(shí)現(xiàn)嵌入式存儲(chǔ)的工藝難度。為此，嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器通常采用以下兩種方法，一種是1T1C的存儲(chǔ)單元結(jié)構(gòu)，控制管T選用同一節(jié)點(diǎn)的IO CMOS器件，從而導(dǎo)致單個(gè)存儲(chǔ)器面積增大、存儲(chǔ)容量下降；另一種是采用多T的存儲(chǔ)單元結(jié)構(gòu)，用CMOS的柵電容等作為存儲(chǔ)電容，但其存儲(chǔ)窗口較小，保持性能較差。

然而，隧穿場(chǎng)效應(yīng)晶體管(TFET,Tunneling Field-Effect Transistor)采用帶帶隧穿(BTBT)新導(dǎo)通機(jī)制，通過柵電極控制源端與溝道交界面處隧穿結(jié)的隧穿寬度，使得器件導(dǎo)通時(shí)，源端價(jià)帶電子隧穿到溝道導(dǎo)帶形成隧穿電流，器件關(guān)斷時(shí)，僅有源端導(dǎo)帶少量的電子漂移至漏端導(dǎo)帶。因而隧穿場(chǎng)效應(yīng)晶體管在突破傳統(tǒng)MOSFET亞閾值斜率理論極限值的同時(shí)，大幅度降低了器件的關(guān)態(tài)漏電流，具有極低的靜態(tài)功耗和動(dòng)態(tài)功耗。因此，用隧穿場(chǎng)效應(yīng)晶體管作為控制管，無需對(duì)存儲(chǔ)單元進(jìn)行刷新操作，可以提升存儲(chǔ)器的保持特性，進(jìn)而降低功耗。同時(shí)，用于邏輯和存儲(chǔ)功能的隧穿場(chǎng)效應(yīng)晶體管結(jié)構(gòu)相同，且均與現(xiàn)有CMOS工藝兼容，無需增加工藝成本和單個(gè)存儲(chǔ)器的面積，即可集成在同一塊芯片中。

鐵電電容比相同體積的介電電容極化強(qiáng)度大，多出了鐵電極化的部分。用鐵電電容替換介電電容、MOS柵電容等作為存儲(chǔ)電容，在同一工藝節(jié)點(diǎn)下可以獲得更大的存儲(chǔ)窗口，從而可以進(jìn)一步減小單個(gè)存儲(chǔ)器的面積，增大集成度。由于鐵電極化可以在不加電壓時(shí)保持原有極化強(qiáng)度，且改變此極化強(qiáng)度是電壓驅(qū)動(dòng)，只在鐵電極化翻轉(zhuǎn)過程中產(chǎn)生電流，因此，用鐵電電容作為存儲(chǔ)單元具有低功耗和長保持時(shí)間等優(yōu)良特性。另外，鉿基鐵電材料具有操作電壓低、翻轉(zhuǎn)速度快、CMOS工藝兼容性良好以及尺寸微縮性良好等優(yōu)點(diǎn)，可利用CMOS工藝后端集成的方法制備鉿基鐵電電容器，與上述隧穿場(chǎng)效應(yīng)晶體管集成在同一塊芯片中。

發(fā)明內(nèi)容