[發明專利]基于PCIe的高速實時傳輸系統

有效

• 申請號: 202111348077.4
• 申請日: 2021-11-15
• 公開（公告）號: CN113778934B
• 公開（公告）日: 2022-02-08
• 發明（設計）人: 晏佳;白靜;唐俊勇;劉遠漠
• 申請（專利權）人: 偉恩測試技術（武漢）有限公司
• 主分類號: G06F13/42
• 分類號: G06F13/42;G06F13/28
• 代理公司: 武漢智權專利代理事務所(特殊普通合伙) 42225
• 代理人: 余浩

1.一種基于PCIe的高速實時傳輸系統，其特征在于，所述基于PCIe的高速實時傳輸系統包括基于FPGA的PCIe板卡和計算機，所述基于FPGA的PCIe板卡插在所述計算機的PCI-EX8插槽；所述基于FPGA的PCIe板卡的通道類型為PCI-E X8，以FPGA芯片為核心，FPGA芯片端外擴高速接口和并行接口，且外接內存，其中并行接口通過隔離芯片與FPGA相連；所述FPGA芯片通過XDMA核實現PCIe協議和DMA傳輸，XDMA核包括M_AXI接口和M-AXI-Lite接口，其中，M_AXI接口用于傳輸DMA數據，M-AXI-Lite接口用于訪問寄存器數據；所述FPGA芯片通過寄存器切換通信鏈路連接高速接口，實現高速串行傳輸；所述FPGA芯片通過寄存器切換通信鏈路連接并行接口，實現并行傳輸。

2.如權利要求1所述的基于PCIe的高速實時傳輸系統，其特征在于，當連接高速接口時，DMA數據先進入內存中緩存，寄存器數據在Register BRAM中緩存，通過高速傳輸控制機制，選擇DMA數據或寄存器讀寫數據進行數據處理。

3.如權利要求1所述的基于PCIe的高速實時傳輸系統，其特征在于，當連接并行接口時，通過并行傳輸控制機制，選擇DMA數據或寄存器讀寫數據進行數據處理。

4.如權利要求1所述的基于PCIe的高速實時傳輸系統，其特征在于，所述計算機在開機過程中，通過PCIe驅動，根據PCIe總線編號、設備名以及功能號在運行的處理器系統中迭代讀取所有PCIe板卡的配置空間，所述配置空間位于PCIe板卡的XDMA核；將配置空間中Vendor ID字段和Device ID字段與需要查找的PCIe板卡的Vendor ID和Device ID進行比較，如果相等，則查找成功；查找成功后，初始化查找到的PCIe板卡的基礎地址寄存器空間；初始化完成后，進行數據傳輸。

5.如權利要求4所述的基于PCIe的高速實時傳輸系統，其特征在于，所述PCIe驅動在基于RTX實時系統的基礎上設計得到。

6.如權利要求4所述的基于PCIe的高速實時傳輸系統，其特征在于，所述初始化查找到的PCIe板卡的基礎地址寄存器空間的步驟包括：

分配PCIe板卡的基礎地址寄存器在PCIe總線域的地址空間。

7.如權利要求4所述的高速實時傳輸系統，其特征在于，所述進行數據傳輸的步驟包括：

計算機訪問PCIe板卡的XDMA核的M-AXI-Lite接口用戶寄存器，然后通過并行接口，訪問下一級板卡。

8.如權利要求4所述的高速實時傳輸系統，其特征在于，所述進行數據傳輸的步驟包括：

計算機選擇PCIe板卡的傳輸接口為高速接口，申請一段連續的內存空間，用于DMA數據傳輸；根據描述符的大小創建一段連續的內存空間，寫入描述符基地址；開啟DMA傳輸。