[發(fā)明專利]靈敏放大器電路

在審

• 申請?zhí)枺?/td>: 202111344928.8
• 申請日: 2021-11-15
• 公開（公告）號: CN114141282A
• 公開（公告）日: 2022-03-04
• 發(fā)明（設(shè)計）人: 楊光軍
• 申請（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號: G11C7/06
• 分類號: G11C7/06;G11C5/14;G11C8/08;G11C16/34
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 焦健

1.一種靈敏放大器電路，其特征在于：所述的靈敏放大器電路包含參考單元電路和存儲單元電路以及輸出電路；

所述的參考單元電路連接電源電壓，為所述存儲單元電路以及輸出單元提供參考電流；

所述的存儲單元電路連接電源電壓并接收外部控制信號，在外部控制信號的控制下由參考電流實現(xiàn)對存儲單元電路中的存儲管進行操作，包括讀寫及編程；

所述輸出電路將存儲單元讀出的數(shù)據(jù)進行放大輸出，所述輸出電路中包含比較電路，所述比較電路的偏置電流由參考單元電路提供，比較電路對存儲單元電路提供的存儲電流與偏置電流比較后輸出存儲信號。

2.如權(quán)利要求1所述的靈敏放大器電路，其特征在于：所述的靈敏放大器電路由多個MOS管及反相器構(gòu)成；

所述的參考單元電路，第一PMOS的源極連接電源VDD，第一PMOS的柵極與漏極短接，所述第一PMOS的漏極連接第一NMOS的漏極，第一NMOS的源極與第三NMOS、第四NMOS依次串接，所述第四NMOS的源極連接參考存儲管，參考存儲管的源極接地，參考存儲管的柵極接參考字線電壓；

所述第一NMOS的源極還通過第一反相器連接到第一NMOS的柵極；

所述的存儲單元電路，第二PMOS的源極連接電源VDD，第二PMOS的柵極與第一PMOS的柵極相連，第二PMOS的漏極與第二NMOS的漏極相連，第二NMOS的源極與第五NMOS、第六NMOS依次串接，所述第六NMOS的源極連接存儲管，所述存儲管的柵極接字線電壓；所述第五NMOS、第六NMOS的柵極分別接外部控制信號；

所述第二NMOS的源極還通過第二反相器連接到第二NMOS的柵極；

所述的輸出電路，第三PMOS的源極接電源VDD，所述第三PMOS的柵極與第一PMOS、第二PMOS的柵極相連，所述第三PMOS的漏極連接第九NMOS的漏極，第九NMOS的源極接地，所述第九NMOS的柵極與漏極短接；

第四PMOS的柵極與第五PMOS的柵極短接，且第四PMOS的柵極與漏極短接，所述第四PMOS及第五PMOS的源極均連接電源電壓VDD，所述第四PMOS的漏極連接第七NMOS的漏極，第七NMOS的柵極連接第二NMOS的漏極；

第八NMOS連接于第五PMOS的漏極；第七NMOS的源極與第八NMOS的源極連接之后再依次串接第十NMOS以及第十一NMOS，第十一NMOS的源極接地；所述第十一NMOS的柵極連接所述第九NMOS的柵極；所述第十NMOS管的柵極連接外部使能信號；所述第五PMOS的漏極連接第三反相器，所述第三反相器的輸出端為所述靈敏放大器電路的輸出端；所述第八NMOS的柵極電壓為參考電壓與所述第七NMOS的柵極電壓的差值。

3.如權(quán)利要求2所述的靈敏放大器電路，其特征在于：所述的第一NMOS管與第一反相器形成參考單元電路中的鉗位電路；所述第二NMOS管與第二反相器形成存儲單元電路中的鉗位電路。

4.如權(quán)利要求3所述的靈敏放大器電路，其特征在于：所述的第三PMOS與所述第一PMOS形成電流鏡，將第一PMOS中流過的電流鏡像到第三PMOS，第三PMOS將鏡像的電流傳輸?shù)降谑籒MOS的柵極。

5.如權(quán)利要求4所述的靈敏放大器電路，其特征在于：所述的第三PMOS中鏡像的電流等同于參考單元電路提供的偏置電流，為輸出電路中的比較器提供穩(wěn)定的偏置電流。

6.如權(quán)利要求2所述的靈敏放大器電路，其特征在于：所述的參考存儲管的源漏端之間還具有一位線等效電容。